AVR Classic MK-də taymerlər

AVR Classic MK-də taymerlərin tipləri və təyinatı 3 ədəd taymerlər (T0,T1,T2) və WDT vardır 8 bitli T0 taymeri zaman intervallarının hasili üçün və hadisələr sayğacı kimi istifadə edilir T0 taymeri xarici T0 siqnallarını sayarkən hadisələr sayğacı kimi işləyir T0 sayğacın məzmunu FFH –dən 00H-a keçəndə interrupt Overflow signalı hasil edilir 16 bitli T1 taymeri aşağıdakı rejimlərdə istifadə edilir: zaman intervallarının hasili üçün və hadisələr sayğacı kimi Input Capture (giriş zəbt etmə) siqnalı veriləndə T1-nin cari məzmunu yadda saxlanılır və T1 saymaqda davam edir Compare-Match (müqayisə-çatma)- T1-nin cari məzmunu verilmiş ədəd ilə müqayisə edilir və üst-üstə düşmə halında T1-nin çıxışında uyğun kəsilmə siqnalı hasil edilir PWM (Puls Width modulation) (eninə impuls modulyasiyası)- T1-nin çıxışında davamiyyəti verilmiş ədədin qiyməti ilə müəyyən edilən ddüzbucaqlı impulslar hasil edilir T2 taymeri 2 rejimdə istifadə edilir: Taymer rejimi PWM rejimi

T0,T1,T2 taymerlər üçün AVR Classic MK-nin siqnallarının təyinatı SignallarTəyinatı T0T0 taymeri üçün xarici sayma siqnalları girişi T1T1 taymeri üçün xarici sayma siqnalları girişi ICPT1 üçün Input capture (giriş-zəbt etmə) girişi OC1A/BT1 üçün Out Compare (müqayisə-çıxış) çıxışı OC2T2 üçün Out Compare (müqayisə-çıxış ) çıxışı TOCK1/2T2 taymerinin asinxron rejimdə xarici takt siqnalları girişi/çıxışı

T0 taymerinin daxili strukturu TİMSK – taymerlər üçün ümumi maskalanma registri TİFR- taymerlər üçün ümumi kəsilmə bayraqları registri TCNT0- T0 taymerin sayğac-registri TCCR0- T0 taymerin idarə edici registri TCNT0- T0 sayğac TIMSK registri TOIE0... TIFR registri TOV0... TCCR0 T0 idarə registri... CSO2 CSO1 CSO0 idarə bloku CK-daxili sayma girişi T0 xarici sayma girişi Clock sign. DB,8 bit & T0 overflow kəsilmə sorğusu çıxışı

TCCR0 registrinin daxili strukturu and T0 taymer üçün tezlik bölücüsunun təyini TCCR0 idarə registri CS00 CS01CS … CS01CS00 000T0 taymerin OFF /sayğac vəziyyətinə keçməsi 001CK (MK-nin Clock signalların sayır) 010CK/8 011CK/64 100CK/ CK/ T0 signalının arxa cəbhəsilə inkrement edilmə 111T0 signalının ön cəbhəsilə inkrement edilmə

T1 taymerinin əsas blokları və kəsilmə siqnalları İCR1 –Input Capture (giriş-zəbtetmə) OCR1- Out Compare (müqayisə-çıxış) 16 bitli comparator –sayğacın məzmununu verilən ədədlə müqayisə edir TCNT1- 16 bits sayğacı TCCR1(A/B)- idarə registri Control block –idarə etmə və say siqnalları mənbəyinin (CK or T1) seçimi TCCR1 registrində bu məlumatlargöstərilə bilər: Takt siqnalları üçün tezlik bölücüsü Müqayisə-çıxış və giriş-zəbtetmə rejimlərinə icazə T1 taymerin çıxışında hasil edilə bilən kəsilmə siqnalları: Overflow (daşma) Compare-Match (Müqayisə-yarış) Input Capture (giriş zəbtetmə) Bu kəsilmə siqnallarının hasil edilməsinə icazə TIMSK registrində müəyyən bitlər vasitəsilə təyin edilir Kəsilmə bayraqları TIFR registrinin uyğun bitlərində yaradılır

T1 taymerinin daxili strukturu TIMSK register TIFR register TCCR1A control register A TCCR1B control register B İCR1 Capture register OCR1A compare register 16 bitl comparator & Count direction T1 taymerindən kəsilmə sorğusu siqnalları & overflow & Compare-Match Input- Capture TOIE1 OCIEA1 TICIE1 TOV1 OCF1A CF1 DB,16bit Control block CK T From TCNT1 Reset TCNT1-Counter register 15 CLK DB,8bit

TCCR1 idarə registrlərinin daxili strukturu CS10 CS11CS12 CTC10 ICNC1 ICES TCCR1B registri T1 üçün CK takt siqnalları mənbəyini və tezliyin bölmə əmsalını seçir T1-nin Reset Rejimin idarəsi T1-nin Control Capture blokunuidarə edir COM1A1COM1A0 7 0 PWM10 PWM TCCR1A registri OC1A =TCNT1 halında T1-nin OC1A çıxışında yaranan siqnalı müəyyən edir 8/9/10 bitli modulyatorlu PWM rejimini müəyyən edir

Taymer vasitəsil PWM signallarının hasil edilməsi T1 taymerinin PWM rejimində çıxışda davamiyyəti giriş veriləninnin qiymətindən asılı olaraq təyin olunan düzbucaqlı impulslar hasil edilir Bu giriş siqnallarının qiyməti compare registrində saxlanılır T1 sayğacının cari məzmunu compare registri ilə müqayisə edilir,onların bərabərlik halında çıxış impulsunun cəbhəsi dəyişir Çıxış impulslarının davamiyyəti compare registrinin məzmunundan və sayğacın sayma sürətindən asılı olur Compare registri Sayğacın vəziyyəti Output signals

WDT taymerin daxili strukturu WDT –də aşağıdakı bloklar var: WDT -ə daxil edilən takt siqnalları üçün generator Clock generator Clock siqnalları bölücüsü Multiplexor WDTCR- WDT-ni enable etmək Clock generater: 5V- 1MHs 3V-350KHs Clock tezl.bölücüsüWDT WDTCR Registrdən Multiplexer WDP0 WDP1 WDP2 OCS/16k OCS/1024k.... RESET WDT WDE & MK RESET WDTCR register WDP0WDP1WDP2WDE WDTOE Derine time out delay in clock numbers : 16K,32K,64K,...,2048K WDT enable/disable WDT general enable