МИКРОКОНТРОЛЛЕРНАЯ ПЛАТФОРМА STM32 А. Астапкович Лекция 7 ВСТРОЕННЫЕ СИСТЕМЫ УПРАВЛЕНИЯ Государственный университет аэрокосмического приборостроения, СПб, 2012

Современный уровень развития технологии обеспечил возможность создания микроконтроллеров с 32- битной архитектурой, цена которых сопоставима с 8-битными микроконтроллерами. 32-х битное ядро для реализации требует несколько десятков тысяч транзисторов, в то время как 256Кб Flash-памяти это 2 млн транзисторов. Соответственно, основное место площади современного контроллера занимает память, порты ввода/вывода и периферийные модули. Уменьшение площади кристалла даже в 2 раза не уменьшает стоимость вдвое, так как львиную долю стоимости микроконтроллера составляет механическая обработка цена. 32- БИТНЫЕ МИКРОКОНТРОЛЛЕРЫ STM

Компания ST разрабатывала 32 -битные микроконтроллеры на основе ядер ARM7 и ARM 9. Новое поколение 32- битных микроконтроллеров компании ST использует ядро CORTEX M3 и обеспечивает фантастическое соотношение цена/качество. При больших партиях стоимость микроконтроллера доходит до 1 евро. Микроконтроллеры STM32 изначально выпускались в 14 различных вариантах, разделенные на две группы: Performance Line, в которую вошли микроконтроллеры с тактовой частотой ЦПУ до 72 МГц, и Access Line (тактовая частота до 36 МГц).

Архитектура микроконтроллеров STM32 Микроконтроллеры семейства STM32 выполнены на основе ядра Cortex-M3, которое подключено к Flash памяти по шине инструкций I-bus. Шина данных D-bus и системная шина System Cortex подключены к матрице высокоскоростных шин AHB. Внутреннее статическое ОЗУ подключено напрямую к матрице шин AHB, с которой также связан блок прямого доступа к памяти (ПДП).

ОБЗОР ПЛАТФОРМЫ STM32 Микроконтроллеры STM32 изначально выпускались в 14 различных вариантах, разделенные на две группы: Performance Line, в которую вошли микроконтроллеры с тактовой частотой ЦПУ до 72 МГц, и Access Line (тактовая частота до 36 МГц).

ГРУППА Perfomance Line Рабочие частоты до 72 Мгц.

ГРУППА Aссess Line Тактовая частота до 36 МГц

Микроконтроллеры работают от 2В-ого источника питания на тактовой частоте 72МГц и потребляют с учетом нахождения в активном состоянии всех встроенных ресурсов, всего лишь 36 мА. Если же использовать поддерживаемые ядром Cortex экономичные режимы работы, то потребляемый ток можно снизить до 2 мкА в режиме STANDBY. Для быстроты возобновления активной работы микроконтроллера используется внутренний RC-генератор на частоту 8 МГц. Его активность сохраняется на время запуска внешнего генератора. Благодаря быстроте перехода в экономичный режим работы и выхода из них результирующая средняя потребляемая мощность еще больше снижается. Энергопотребление

СТРУКТУРА ПЛАТФОРМЫ STM32 В настоящее время платформа состоит, по крайней мере, из 10 линеек микроконтроллеров:

АРХИТЕКТУРА

Контроллер вложенных прерываний (NVIC) Контроллер поддерживает до 240 прерываний и до 256 уровней приоритета, Вход в обработчик прерывания занимает 12 тактов (сохранение стекового фрейма и регистров) и Прерывания могут быть вложенными: если во время обработки прерывания возникает прерывание с меньшим приоритетом, то второе будет обработано через 6 тактов после обработки первого. Кроме того, существуют немаскируемые прерывания NMI (Non- Masked Interrupts), которые невозможно сбросить, не обработав, и которые прерывают выполнение программы независимо от каких-либо условий. Такие прерывания генерируются при сбое внешнего источника тактирования (кварца, керамического резонатора) и при обнаружении некорректной инструкции.

Шинная матрица (Bus matrix) Шинная матрица это развитие идеи простого контроллера шины: здесь шины соединены так, что устройства могут взаимодействовать напрямую, не через ядро. Также она управляет доступом к не-выровненным данным (адреса которых не кратны 4, как принято в 32- битных архитектурах) и атомарным доступом к отдельным битам в специально выделенном диапазоне (технология bit-banding) AHB это относительно новая спецификация для более производительных шин, так что шины этого типа используют, в основном, для связи высокоскоростных внутренних компонентов, а APB, как более медленную для периферии типа GPIO, UART

Гарвардская архитектура и трёхступенчатому конвейер. Ядро Cortex-M3 поддерживает набор инструкций Thumb-2, который содержит как 32-битные, так и 16-битные инструкции для сокращения объёма кода за счёт менее дальнобойных переходов; Имеет 13 регистров общего назначения, снижая потребность в частом доступе к памяти. Ядро CORTEX-M3

Архитектурой Cortex-M3 предусмотрены 4 шины, подключенных к матрице: ICode, для выборки инструкций и векторов прерываний -для пользовательского кода. 32-битная шина AHB-Lite типа. DCode, для выборки/записи данных и отладочного доступа для пользовательского кода. 32-битная шина AHB-Lite типа. System, для выборки инструкций и векторов прерываний, а также выборки/записи данных и отладочного доступа в системном пространстве для внутренних компонентов МК. 32-битная шина AHB- типа. PPB (Private Peripheral Bus), для выборки/записи данных и отладочного доступа для периферии. 32-битная шина APB-типа.

СИСТЕМНОЕ ПРОГРАММИРОВАНИЕ

Ядро ARM Cortex-M3 выходит за рамки обычного понятия ядра микроконтроллера и представляет собой мини-микроконтроллер с периферией - встроенные системный таймер, контроллер прерываний и т.д. Стандартная библиотека поддержки ядра - CMSIS разработана компанией ARM. CMSIS предоставляет собой файлы определения констант и определения символьных имен, библиотеку функций доступа к регистрам и периферийным модулям ядра и интерфейса пользовательского ПО для операционных систем реального времени (RTOS).. БИБЛИОТЕКА ПОДДЕРЖКИ ЯДРА

CMSIS состоит из трех файлов: core_m3.h - вспомогательные функции доступа к регистрам ядра; startup_stm32f10x_xx.s- набор файлов для каждой линейки семейства STM32, обеспечивающие инициализацию стека и таблицу векторов прерываний;STM32 system_stm32f10x.h- файл начальной инициализации тактовой частоты микроконтроллера СТРУКТУРА CMSIS

СТАНДАРТНАЯ БИБЛИОТЕКА STM32 Стандартная библиотека для работы с периферийными модулями написана в соответствии со стандартом ANSI C и может использоваться с любым стандартизованным компилятором. Библиотека состоит из двух взаимодополняющих составляющих: - заголовочных файлов и файлов реализации всей периферии микроконтроллеровSTM32 - STM32F10x_StdPeriph_Driver; - заголовочных файлов и файлов реализации ядра ARM Cortex-M3.. Вся функциональность периферийных модулей описана в заголовочных файлах и файлах реализации. Например, для портов ввода-вывода это два файла: stm32f10x_gpio.h и stm32f10x_gpio.c.

Библиотека содержит три файла, доступные для модификации пользователем: файл конфигурации библиотеки stm32f10x_conf.h файлы обработчиков прерываний stm32f10x_it.h и stm32f10x_it.c. Для использования определенных модулей периферии в проект необходимо добавить файлы реализации и сконфигурировать файл stm32f10x_conf.h. Под конфигурацией файла stm32f10x_conf.h подразумевается удаление символов комментарий в строчках с названием периферийного модуля, предполагаемого для использования в конкретном проекте. МОДИФИКАЦИЯ БИБЛИОТЕК

ПРОГРАММНО-ИНСТРУМЕНТАЛЬНАЯ СРЕДА

СРЕДЫ РАЗРАБОТКИ Поддерживается следующими программно-инструментальными средами :

ОСВОЕНИЕ ПЛАТФОРМЫ

Отладочная плата STM32VLDiscovery Плата реализована на микроконтроллере линейки «Value Line» STM32F100RBT6. Имеет программатор-отладчик ST-Link с выведенным разъемом SWD. Свободные ножки микроконтроллера выведены на внешние разъемы. Отладочная плата STM32VLDiscovery предназначена для освоения платформы

Стандартные библиотеки можно загрузить с официального сайта STMicroelectronics. Структура пакета библиотек следующая: Libraries: CMSIS (библиотека ядра ARM Cortex-M3); STM32F10x_StdPeriph_Lib_V3.4.0\Libraries\STM32F10x_StdPeriph_Driver (библиотека периферии STM32). Project: (типовые применения) STM32F10x_StdPeriph_Lib_V3.4.0\Project\STM32F10x_StdPeriph_Examples STM32F10x_StdPeriph_Lib_V3.4.0\Project\STM32F10x_StdPeriph_Template Utilities (драйвера для отладочных плат STMicroelectronics) STM32F10x_StdPeriph_Lib_V3.4.0\stm32f10x_stdperiph_lib_um.chm (файл справки). ПОДДЕРЖКА РАЗРАБОТЧИКОВ