Лекция 2. Схемы И, ИЛИ на диодах. ИС транзисторно-транзисторной логики с диодами и транзисторами Шотки. ИС на униполярных транзисторах Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13

ЛЭ ИЛИ на диодах 2

ЛЭ И на диодах 3

ИС ТТЛШ 4 быстродействующие: 530, 531, 1531; маломощные: 533, 555, 1533.

БЭ ТТЛШ 530/531 5 ВходнойФРВыходной КАСКАДЫ: входной R1, VT1, VD1 – VD4; фазорасщепительный R2, VT2, R3, R4, VT4; выходной VT3,5, VT6, R5,6

БЭ ТТЛШ 533/555 6 ВходнойФРВыходной КАСКАДЫ: входной R1, VD1 – VD4; фазорасщепительный R2, VT1, R3-4, VT2; выходной VD5, VT3, R5, VT4, VT5, R6

Неиспользуемые ЛЭ и входы ЛЭ 7 Неиспользуемые ЛЭ – на выходе лог. 1. Неиспользуемые входы – подавать сигнал лог. 0 или 1 не влияющий на работу ЛЭ. Неиспользуемые входы – можно объединять с используемыми. Лог. 0 – подключить к общей шине (земле). Лог. 1 – подключить к шине питания через нагрузку 1-2 кОм (155, 530, 531, 1531) или без нагрузки (533, 555, 1533)

БЭ ТТЛШ ВходнойФРВыходной КАСКАДЫ: входной R1, VD1 – VD4; фазорасщепительный R2, R3, VT1, VT2, R4-6, VT3; выходной VT4-6, VD5, VD6, R7-8

БЭ ТТЛШ ВходнойФРВыходной КАСКАДЫ: входной VT1, VT2, R1, VD1 – VD2; фазорасщепительный R2-5, VT3-5; выходной VT6-8, VD5, R6-7

Нагрузочная способность 10 Под нагрузочной способностью N понимают число входов логических элементов из этой же серии, которое может быть подключено к выходу предыдущего логического элемента без нарушения его работоспособности.

Сравнительные параметры серий 11 Серия I 0 вх., мА U 0 вх., В I 1 вх., мА U 1 вх., В I 0 вых., мА U 0 в ых., В I 1 вы х., мА U 1 в ых., В t з.ср., нс N P ср., мВт К155 -1,60,80,042160,4-0,42,42010 К ,80,052200,52, К555 -0,40,80,02280,5-0,42, К ,20,80,02240,4-0,42,54202

Отличия n-MOП от p-МОП 12 В транзисторах с n-каналами носители заряда – электроны, подвижность которых в два раза выше подвижности дырок Транзисторы с n-каналами выполняют по технологии с самосовмещением затворов, обеспечивающей уменьшение паразитных ёмкостей в 2-3 раза; в результате быстродействие схем n-транзисторами в среднем в 5-10 раз выше. В n-МОП используется соглашения положительной логики, в p-МОП – отрицательной. U пит. в n-МОП +5 В, в p-МОП –27 В.

ИС на n-MOП структурах 13

ИС на КMOП структурах 14

ИС на КMOП структурах 15

ИС на КMOП структурах 16

Достоинства КМОП 17 Потребляет очень маленький ток в статическом режиме; может быть выполнен на транзисторах с низкоомными каналами, что повысит быстродействие; может быть построен на транзисторах с минимальными размерами, поскольку к сопротивлениям проводящих каналов не предъявляется никаких требований; имеют высокую помехоустойчивость (45% от Uп – помехи не влияют на работу схемы); сохраняют работоспособность при изменении Uп до 5 раз (от 3 до 15 В); на их основе возможно построение памяти с разными режимами работы: режим ожидание с напряжением питания 3 В и активный режим с напряжением питания от 3 до 15 В.

Лекция 2. Схемы И, ИЛИ на диодах. ИС транзисторно-транзисторной логики с диодами и транзисторами Шотки. ИС на униполярных транзисторах Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13