Студент 816 группы Трихин П. О. Научный руководитель: Терентьев Ю. И.

Презентация:



Advertisements
Похожие презентации
П РОЕКТИРОВАНИЕ ТОПОЛОГИИ ВЕРХНЕГО УРОВНЯ ИЕРАРХИЧЕСКОГО БЛОКА. Зенин Е., 816 группа МФТИ Научный руководитель: Терентьев Ю. И.
Advertisements

Методы планирования кристаллов с использованием САПР Synopsys Якимычев С.А. Март 2010.
Физическое проектирование подсистемы кэш-памяти второго уровня микропроцессора Эльбрус-S Магистерская диссертация студента 213 группы ФРТК Мороза Ярослава.
Оптимизация маршрута топологического проектирования микропроцессора КОМДИВ64-РИО А.О. Власов, Б.Е. Евлампиев, П.Г. Кириченко, А.А. Кочнов, А.А. Поминова.
1 Отчет по выполнению работ в рамках проекта «Междисциплинарные задания» (МДЗ) Тема : Сквозной маршрут проектирования средствами САПР Synopsys «Электроника.
Анализ эффективности комплексного использования схемотехнических методов снижения энергопотребления сложно-функциональных блоков цифровых СБИС Лобанова.
Исследование двухэтапного алгоритма поиска навигационного сигнала И.В. Липа, студ. рук. Е.Н. Болденков, к.т.н., доцент (МЭИ(ТУ))
2012 г о д. Московский физико-технический институт Выпускная квалификационная работа Выполнил: Тихонов В.В. Научный руководитель: Бычков И.Н. Проектирование.
СОБОЛЕВ Сергей Сергеевич ЗОЛЬНИКОВ Владимир Константинович КРЮКОВ Валерий Петрович СОБОЛЕВ Сергей Сергеевич ЗОЛЬНИКОВ Владимир Константинович КРЮКОВ Валерий.
Вашему вниманию представляется работа: «Применение информационных технологий в управлении корпоративными финансами» «Применение информационных технологий.
РАБОТА С БЛОКАМИ. Блок Блок- именованный набор графических объектов, обрабатываемых как единое целое (сложный объект). Использование блоков позволяет.
Разработка системного коммутатора для микропроцессора «MCST-4R» Выполнил: Студент 415 группы МФТИ Щербина Н.А. Научный руководитель: Черепанов С.А. Дипломная.
Автор: ученик ?. Гараж лучше строить из красных кирпичей. Определить оптимальный вариант построения гаража.
Разработчики: Деникин А.В., Деникина Н.В.1 МАССИВЫ В C#. Содержание Принципы работы с массивами Типовые алгоритмы обработки массивов Сортировка массивов.
Применение производной для нахождения наибольших и наименьших величин Челбаева Вера Александровна МОУ ВСОШ 1 г. Каменка 2012 г.
Елизарова Наталья Евгеньевна учитель информатики и ИКТ НОУ РО «Гнилицкая православная гимназия» Построение и модификация диаграмм.
Алгоритмизация и блок-схемы Практическое занятие 1.
ОПТИМИЗАЦИЯ ЭТАПА КОДИРОВАНИЯ СТАНДАРТА JPEG НА ОСНОВЕ НЕЭТАЛОННОГО КРИТЕРИЯ КАЧЕСТВА Ярославский государственный университет им. П.Г. Демидова ДИПЛОМНАЯ.
Дмитрий Сорокин г. Москва 2012 ОАО «НИИПТ» ВОЗМОЖНОСТИ ПРИМЕНЕНИЯ СИСТЕМНЫХ СТАБИЛИЗАТОРОВ СИНХРОННЫХ ГЕНЕРАТОРОВ С ВХОДНЫМИ СИГНАЛАМИ ОТ РЕГИСТРАТОРОВ.
Подсистема для моделирования механических процессов в радиоэлектронных средствах АСОНИКА-М.
Транксрипт:

Студент 816 группы Трихин П. О. Научный руководитель: Терентьев Ю. И.

Задачи: Создать маршрут проектирования с использованием план групп (plan_groups) Провести оптимизацию тайминга и добиться работы блока на частоте 1 Ггц (рабочий блок cu_cu и alc0_int_com) Написать скрипты для ручной трассировки дизайна

Маршрут проектирования: Логический синтез Планирование кристалла Топологический синтез блока Размещение элементов в макроблоках (plan groups) Оптимизация тайминга Трассировка Установка пинов Фиксация плангрупп

Временной анализ slack – разница между временем необходимым для установки сигнала на элементе и реальным временем которое для этого имеется. Критический путь – путь с наименьшим значением slack Основная задача при оптимизации тайминга: уменьшить (по модулю) значение slack в критическом пути вплоть до 0.

Оптимизация тайминга Автоматическая оптимизация Буферизует длинные пути Изменяет размер ячеек Изменяет расположение ячеек Исследование зависимости slack в дизайне от числа итераций Резултат: оптимальным является использование двух итераций

Оптимизация тайминга Оптимизация путем корректировки частоты синхросигнала Частота синхросигнала влияет на алгоритм оптимизации САПР Минусы: выигрыш в тайминге отрицательно сказывается на площади дизайна, при clock = 0,1 нс - количество ячеек возросло на 3.5 % Исследование зависимости Slack от частоты Clock На графике возле каждой точки указано количество ячеек в дизайне.

Оптимизация тайминга DC – ICC итерации В маршруте использовались два САПР (Средство автоматического проектирования) DC (Design Compiler) IC Compiler Результат: - Slack уменьшился на 0.3 нс ( ) - оптимизация негативно сказалась на площади дизайна увеличив ее на 34% (725× ×850) - в процессе оптимизации на внешнем уровне иерархии появились дополнительная 371 ячейка что испортило созданную иерархию. Проблема: DC оптимизирует лучше чем ICC, но DC не работает с plangroups. Решение: использовать DC повторно после создания plangroups, выгрузив всю информацию о них из ICC. Вывод: применение такой оптимизации нецелесообразно

Трассировка Проблема: При автоматической трассировке САПР прокладывает провода не оптимальными способом. Решение: Прокладка части проводов вручную Для облегчения ручной трассировки написаны вспомогательные скрипты: -Скрипт, позволяющий объединить неветвящиеся провода двух план групп в шину -Скрипт, соединяющий шинами соседние план группы -Скрипт, соединяющий шинами все план группы Ручная трассировка завершается автоматической до разводкой проводов и установкой пинов.

Фиксация плангрупп ДоПосле Последний этап маршрута – фиксация плангрупп позволяющая работать с ними как с обычными стандартными ячейками

Результаты работы - Создан новый маршрут проектирования с использованием plangroups. - Придуманы и проанализированы несколько оптимизаций для тайминга - Обеспечена работа тестовых блоков на частоте 1 Ггц - Написаны вспомогательные скрипты для ручной трассировки ПлоскийИерархический Количество ячеек Утилизация0.75(75%) Общая площадь блока мкм 2 Колличество ячеек

Спасибо за внимание!