1 © 2012 MIPS Technologies, Inc. All rights reserved. Обзор современных процессоров MIPS Юрий Панчул Старший инженер 20 октября 2012 года.

Презентация:



Advertisements
Похожие презентации
1 © 2012 MIPS Technologies, Inc. All rights reserved. Выбор опций для интеграции ядер MIPS в систему на кристалле Юрий Панчул Старший инженер 20 октября.
Advertisements

1 © 2012 MIPS Technologies, Inc. All rights reserved. Ядра MIPS для использования в микроконтроллерах Microchip Юрий Панчул Старший инженер 20 октября.
1 © 2012 MIPS Technologies, Inc. All rights reserved. Ядра MIPS для использования в микроконтроллерах Microchip Юрий Панчул Старший инженер 20 октября.
1 © 2012 MIPS Technologies, Inc. All rights reserved. Микропроцессоры MIPS в русле развития электронной индустрии Юрий Панчул Старший инженер 20 октября.
2 из 21 Введение в Cache-oblivious алгоритмы: –Определение Cache-oblivious алгоритмов. –Модель памяти компьютера. –Cache-oblivious модель –Примеры сache-oblivious.
© 2007 Cisco Systems, Inc. All rights reserved.SMBE v Cisco SMB University for Engineers Настройка маршрутизаторов Cisco с интегрированными услугами.
1 Знаток математики Тренажер Таблица умножения 2 класс Школа 21 века ®м®м.
Таблица умножения на 8. Разработан: Бычкуновой О.В. г.Красноярск год.
Введение в параллельную обработку. Уровни параллелизма в процессорах Параллелизм данных (DLP – Data Level Parallelism) Параллелизм команд (ILP – Instruction.
Итак, начнём с самого интересного, со строения 4-ядерных процессоров AMD, которые предположительно будут носить рабочие названия Santa Rosa и Deerhound.
1. Определить последовательность проезда перекрестка
Урок повторения по теме: «Сила». Задание 1 Задание 2.

1 Процессоры семейства Intel® XScale®. Разработка эффективных приложений Василий Басов Intel
© 2010 IBM Corporation IBM Power Systems Уникальные технологии IBM для центров обработки данных Алексей Перевозчиков POWER Product Manager
Современные микропроцессоры. Технология Hyper- Threading Главная цель применения Hyper-Threading не выполнение двух (нескольких) задач одновременно, а.
(урок математики). Назовите числа, которые делятся на 3: (3, 6, 9, 12, 15, 18, 21, 24, 27, 30) Назовите числа, которые делятся на 4: (4, 8,12, 16, 20,
Демидов А.В г.1 Операционные системы Лекция 1 Определение, история, классификация ОС, Архитектура ЭВМ.

Школьная форма Презентация для родительского собрания.
Транксрипт:

1 © 2012 MIPS Technologies, Inc. All rights reserved. Обзор современных процессоров MIPS Юрий Панчул Старший инженер 20 октября 2012 года

2 © 2012 MIPS Technologies, Inc. All rights reserved. Классификация современных процессоров MIPS «Классические» (но не «исторические») ядра от MIPS Technologies MIPS M4K, M14K, M14Kc – малый размер, цена, энергопотребление MIPS 24K, 34K, многоядерный 1004K – эффективность по производительности / милливатт MIPS 74K, многоядерный 1074K – супер скаляр, высшая производительность Новое (2012) поколение ядер от MIPS Technologies – Aptiv Generation microAptiv – продолжает линейку M14K, добавляет DSP interAptiv – продолжает 1004K, добавляет улучшенный менеджер когерентности proAptiv – на 60-70% производительнее чем 1074K, дополнительные конвейеры ALU Ядра от лицензиатов архитектуры MIPS Ingenic – 32-битное ядро с 8-стадийным конвейером, очень низкое энергопотребление для своего класса Broadcom, Cavium, NetLogic – высокопроизводительные 64-битные многоядерные сетевые процессоры Loongson – 64-битный супер скалярный процессор от Академии Наук Китая для применений от ноутбуков с Линуксом до серверов и суперкомпьютеров

3 © 2012 MIPS Technologies, Inc. All rights reserved. «Классические» ядра и новое поколение - MIPS Aptiv 1004K Series 34K Series 24K Series 1074K Series 74K Series Classic MIPS Products M14K Series Family Fused triple-dispatch superscalar OoO CPU EVA, hi speed FPU 1->6 core versions 4.4 CoreMark/MHz 3.5 DMIPS/MHZ Family Multi-threaded core, EVA, low power higher perf CM & L2$, 1->4 core versions 3.2 CoreMark/MHz ~1.7 DMIPS/MHZ Aptiv Generation DSP enhanced microcontroller and microprocessor core 3.1 CoreMark/MHz 1.57 DMIPS/MHZ Highest CoreMark/MHz score among microcontroller-class cores Added DSP acceleration and security Higher CoreMark/MHz than competing cores in similar die area Leading performance efficiency in its class Highest CoreMark/MHz score reported for any licensable IP core Leading silicon efficiency in its class Family

4 © 2012 MIPS Technologies, Inc. All rights reserved. «Классические» ядра MIPS Technologies 1004K 24KE 24K 4K M4K 4KS 74K Superscalar; 15-stage pipeline >1.5GHz prod, >2.4GHz typ (40nm) > GHz 34K Single threaded performance Multi-threading Coherent Multiprocessing microMIPS advanced code compression & Enhanced MCU Features (1-4 cores) Max ~1.5GHz prod (40nm) >12,000 Coremark 10, GHz 20-30% faster than competing ARM cores with same technology Coherent Multiprocessing 1074K M14Kc M14K

5 © 2012 MIPS Technologies, Inc. All rights reserved. Aptiv Cores Span a Broad Application Range Mobile NetworkingEmbedded Home Entertainment High-end smartphone & tablet apps processor Low-to mid- range apps processor LTE baseband controller Touchscreen SIM/security GPS High-end DTV/STB/BD processor Res. Gateway ac 3G/4G cellular infrastructure Automotive infotainment Mainstream DTV/STB/BD processor Digital camera Broadband CPE Femtocell Smart gateway NAS Auto collision avoidance Auto powertrain SATA/RAID/SSD Conditional access WHDMI VoIP MOCA WLAN MCU Industrial Smart meters Automotive body/chassis

6 © 2012 MIPS Technologies, Inc. All rights reserved. MIPS32, MIPS16e 5-stage pipeline 1.5 DMIPS/MHz Low area & power MIPS M4K, M14K и microAptiv – ядра для микроконтроллеров (M14K = microAptiv) M14KEc M14KE 4KEc M4K M14Kc M14K + microMIPS ISA Reduced Interrupt Latency Enhanced Debug AHB-Lite + DSP ASE r2 Enhanced MDU 2-wire Debug MIPS32, microMIPS 5-stage pipeline 1.57 DMIPS/MHz 2.76 CoreMark/MHz 250MHz, 0.25mm 90LP Up to 35% code size reduction MIPS32, microMIPS 5-stage pipeline 1.57 DMIPS/MHz 2.76 CoreMark/MHz 400MHz, 0.25mm 65LP DSP & SIMD Engines Cache Controller I&D Cache TLB MMU I&D SPRAM I&D SRAM I/F FMT MMU MPU Flash Pre-Fetch Same Architecture & ISA Same Development Tools

7 © 2012 MIPS Technologies, Inc. All rights reserved. Конвейер M4K напоминает конвейер из учебников Сверху – конвейер процессора, реализующего подмножество архитектуры MIPS из учебника David Harris and Sarah Harris. Digital Design and Computer Architecture, 2- nd edition Снизу – конвейер индустриального процессора MIPS M4K MIPS32® M4K Processor Core Software Users Manual Сохраняя преемственность от элегантного академического дизайна, индустриальный MIPS M4K оптимизирован по таймингу и содержит много опций

8 © 2012 MIPS Technologies, Inc. All rights reserved. Демо: RetroBSD на Microchip PIC32 RetroBSD – версия Unix для микроконтроллеров Microchip PIC32 на основе ядра MIPS M4K Создана Сергеем Вакуленко – сотрудником MIPS Technologies

9 © 2012 MIPS Technologies, Inc. All rights reserved. MIPS 24K – история стабильного успеха Эффективное ядро средней производительности Баланс производительности и размера / энергопотребления 8 стадий конвейера (11 стадий в режиме MIPS16e) Вышло в 2004 году и с тех пор стабильно успешно Лицензии на использование этого ядра купили более 50 компаний, включая Atheros (куплен Qualcomm), Cisco, Lantiq, Ralink, Toshiba и другие Гибкая поддержка виртуальной памяти с Translation Lookaside Buffer (TLB) Вариант MIPS 24Kf поддерживает арифметику с плавающей точкой Вариант MIPS 24KE поддерживает расширение для DSP 1.47 GHz на процессе 40 nm G TSMC, 1.6 DMIPS / MHz, 2.69 Coremark / MHz, 0.10 mW / MHz, 0.36 mm 2

10 © 2012 MIPS Technologies, Inc. All rights reserved. Конвейер MIPS 24K – 8 стадий Конвейер средней длины Длиннее, чем у 5-стадийных ядер без предсказателя переходов Короче, чем у супер скалярных ядер с конвейером в 14 стадий и выше Предсказатель переходов очень полезен для 8 стадий Минимизирует сброс конвейера

11 © 2012 MIPS Technologies, Inc. All rights reserved. Демо: Линуксный компьютер за 22 евро на MIPS 24KE Сделан в Литве 8devices.com Ralink RT3050 MIPS24KEс 320 MHz OpenWrt Linux На сайте компании есть пример робота и станции наблюдения погоды

12 © 2012 MIPS Technologies, Inc. All rights reserved. Демо: Терминал линуксного компьютера с MIPS 24KE

13 © 2012 MIPS Technologies, Inc. All rights reserved. MIPS 34K – многопоточность на одном ядре Ядро MIPS34K основано на MIPS24K с добавлением многопоточности Выборка инструкций из памяти происходит для нескольких (до 9) потоков (тредов) Пока один тред долго ждет, инструкции из других тредов могут проходить через конвейер процессора Пример ожидания: загрузка данных из памяти, если этих данных нет в кэше, может занимать до 150 циклов и выше Позволяет повысить производительность системы на 20-40% с очень малым увеличением размеров ядра по сравнению с 24K При этом значительное повышение производительности требует поддержки операционной системы и возникает не на всех задачах 1.45 GHz на 40 nm G TSMC, 2.97 Coremark / MHz, 1.6 DMIPS / MHz, 0.46 mm 2, 0.11 mW / MHz

14 © 2012 MIPS Technologies, Inc. All rights reserved. Конвейер MIPS 34K – 9 стадий Дополнительная стадия конвейера позволяет ядру решать, из какого треда выполнить следующую инструкцию Решение принимается на основе информации из блока Policy Manager, который может быть модифицирован разработчиком системы на кристалле Также разработчик может менять блок Inter-Thread Communication Unit (ITC), который служит для эффективного взаимодействия между тредами

15 © 2012 MIPS Technologies, Inc. All rights reserved. MIPS 74K – супер скалярная производительность Асимметричный конвейер с 15 стадиями, выборкой до 4 инструкций за цикл и out-of-order (OoO) dispatch 1080 MHz на 65 nm GP, 2.57 Coremark / MHz, 2.03 DMIPS / MHz, 0.52 mW / MHz, 1.7 mm 2 без L2$, 2.5 mm2 с L2$

16 © 2012 MIPS Technologies, Inc. All rights reserved. Демо: Андроидный планшет на MIPS 74K Китайская компания Action Semiconductor лицензировала ядро MIPS 74K и сделала на его основе систему на кристалле для использования в недорогих низко потребляющих планшетах с Андроидом

17 © 2012 MIPS Technologies, Inc. All rights reserved. Многоядерные системы MIPS 1004K и interAptiv Базовые ядра CPU в MIPS 1004K CPS и interAptive CPS основаны на 34K Менеджер когерентности позволяет ядрам «подсматривать» в кэши первого уровня друг у друга и не мешать друг другу в работе с общей памятью Многоядерная система имеет гибкую систему контроля энергопотребления и другие опции (см. отдельную презентацию) Менеджер когерентности для interAptiv (CM2) интегрирован с кэшем второго уровня и имеет оптимизированную latency

18 © 2012 MIPS Technologies, Inc. All rights reserved. Сравнение – MIPS 1004K против ARM Cortex A9 по производительности

19 © 2012 MIPS Technologies, Inc. All rights reserved. Три ядра MIPS 1004K - меньше площади и энергопотребления, чем два ядра ARM Cortex A9

20 © 2012 MIPS Technologies, Inc. All rights reserved. Пример использования MIPS 1004K - Mobileye Mobileye – компания с штаб-квартирой в Нидерландах и центром разработки в Израиле Mobileye лицензировала MIPS 1004K для своего продукта EyeQ3 Используется в автомобилях BMW, GM, Volvo and Yulon Motors (Nissan) для предотвращения столкновений на дорогах Картинка с

21 © 2012 MIPS Technologies, Inc. All rights reserved. Многоядерная система MIPS 1074K против Intel Atom Atom = 9mm2 (45nm) 1074Kf Core 1074Kf Core 1074Kf 1.2 GHz (45nm) 1074Kf (3 core)Atom (1 core) Performance Total CoreMark Total DMIPS Area (mm2, 40nm/45nm)~6.2/7.5~ 9 Power (total dyn mW)

22 © 2012 MIPS Technologies, Inc. All rights reserved. MIPS proAptiv – новый уровень производительности Многоядерный комплекс, как и MIPS 1074K, но: Базовое ядро proAptiv гораздо производительнее чем 74K за счет дополнительных конвейеров ALU Новый менеджер когерентности (CM2) сильно ускоряет обмен между ядрами и L2 кэшем Имплементирован механизм Enhanced Virtual Address (EVA) для лучшей утилизации адресного пространства

23 © 2012 MIPS Technologies, Inc. All rights reserved. MIPS proAptiv против ARM Cortex A15 – та же производительность на вдвое меньшей площади A9 proAptiv 1074K proAptiv vs. A15 Equal nearly ½ the size! proAptiv 1074K A9 A15 proAptiv = top CoreMark score in Industry! 50% Higher Than Cortex A9 proAptiv results: prelim/target PPA specs + measured benchmarks on FPGA bitfile of pre-GA RTL Cortex A15 ARM has not provided CoreMark results publicly yet. proAptiv -> performance architecture with sophisticated branch prediction A15 Score?

24 © 2012 MIPS Technologies, Inc. All rights reserved. Демо: MIPS-based Ingenic и Андроид в телевизоре iPPea TV Dongle – втыкается в телевизор с HDMI Ingenic Jz GHz Ingenic – лицензиат архитектуры MIPS Очень низкопотребляющий процессор Android 4.03 Разрешение 1080p

25 © 2012 MIPS Technologies, Inc. All rights reserved. At the core of the user experience ® Спасибо! MIPS, MIPS32, MIPS64, MIPS-Based, MIPS-Verified, MIPS Technologies logo are trademarks of MIPS Technologies, Inc. and registered in the U.S. Patent and Trademark Office. MIPS, MIPS32, MIPS64, MIPS-Based, MIPS Logo, MIPS Technologies Logo, Aptiv, microAptiv, interAptiv, proAptiv, CorExtend, Pro Series, microMIPS, M14K, M4K, 4KE, 4KEc, 24K, 24KE, 34K, 74K, 1004K, 1074K, MIPS Navigator, and FS2 are trademarks or registered trademarks of MIPS Technologies, Inc. in the United States and other countries.