Лекция 6. RDRAM. SRAM Схемотехника ЭВМ ч.2 НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13

RDRAM 2 RDRAM (Rambus Dynamic Random Access Memory). Технология Base разработана американской компанией Rambus в 1992 г. В 1995 году Rambus патентует Base RDRAM. В этом же году корпорация Intel подписала контракт с компанией Rambus о поддержки RIMM (Rambus In-line Memory Module) в своих новых чипсетах. В 1997 году Rambus выпускает новую версию – Concurrent RDRAM. К концу 1998 года многие производители запустили производство RDRAM с учётом того, что ожидался выход чипсетов от Intel. В 1999 году Rambus выпускает 800 МГц версию Direct RDRAM. В 2000 году Intel отказалась от RDRAM из-за нестабильности чипсетов под RDRAM.

RDRAM 3

Direct RDRAM 4 Разработан специальный интерфейс Rambus для подключения модулей памяти к контроллеру. Модули памяти (RIMM) соединены с контроллером специальными каналами шириной шины данных 18 (16+2) бит и шины управления 8 бит. На плате не может оставаться пустых слотов RIMM, они должны быть заполнены CRIMM (Continuity – заглушка).

Недостатки RDRAM 5 При чередовании операцией записи с чтением, контроллер вынужден генерировать задержку, величина которой зависит от физической длины проводников канала Rambus(от 2,5 до 12,5 нс). К этому следует прибавить задержки, генерируемые в самих циклах чтения/записи, поэтому быстродействие не соответствует рекламе. Rambus изобрела режимы работы Active (активный), Standby (ожидания), NAP (спящий) и Power Down (отключение питания), требующие изменения питающего напряжения. Кроме того, микросхема, не обменивающегося в текущий момент данными с контроллером, автоматически переводится в режим ожидания, иначе возможен перегрев системы. Но на переключение из режима Standby в режим Active требуется 100 нс!

Недостатки RDRAM 6 Высокая стоимость производства RIMM из-за большого количества брака, всего 15-20% годных чипов. Падение авторитета компании из-за махинаций с патентами и манипуляций в JEDEC (Joint Electron Device Engineering Council) с 1992 по 1996 гг. В связи с этим с 2000 года компания судилась с Micron, Hynix и остальными производителям DDR SDRAM из-за нарушения патента. В 2003 году Федеральная комиссия по торговле США обвинила Rambus в преднамеренном уничтожении документов, относящихся к «патентному делу» для того, чтобы выиграть слушания против производителей памяти. Rambus была признана виновной в преднамеренном уничтожении документов.

Применение RDRAM 7 С 1995 года использовалась в игровых графических приставках Nintendo 64, затем в Sony PlayStation и PS2. Позднее эта память была применена и в приставке Sega. Основная компания, поставлявшая память графических приставок – Toshiba. В сетевых устройствах, например, интеллектуальных маршрутизаторах.

Планки RDRAM и заглушка 8

МС статической памяти 9 ЗЭ статических ЗУ представляют собой триггеры с непосредственными связями.

Запись информации 10 На ШВ одновременно с сигналами на РШ1 и РШ0 подается импульс, открывающий VT5 и VT6. На РШ0 и РШ1 устанавливаются разные уровни напряжений (парафазный код). В результате открывается соответствующий транзистор VT3 или VT4 и триггер переходит в устойчивое состояние 1 или 0. Если в исходном состоянии триггера хранимая информация совпадает с записываемой, то в процессе записи не происходит изменения состояния ЗЭ.

Считывание информации 11 На ШВ одновременно с сигналами на РШ1 и РШ0 подается импульс, открывающий VT5 и VT6. На разрядные шины подается потенциал источника питания. В результате начинается разряд паразитной емкости той РШ0 или РШ1, которая связана с открытым транзистором (VT3 или VT4) триггера. При этом по цепи РШ0–VT5–VT3, например, протекает ток, а по цепи РШ1–VT6–VT4 – не протекает. Значение хранимого бита определяется наличием I СЧ в соответствующей шине РШ0 или РШ1. После установления разности потенциалов на разрядных шинах, достаточной для различения состояния ЗЭ, информация считывается усилителем считывания и поступает на выходные каскады.

Достоинства и недостатки 12 Рассмотренный ЗЭ характеризуется хорошей помехоустойчивостью, низкой стоимостью производства. Основной его недостаток заключается в большом расходе энергии в режиме хранения информации. Для устранения этого недостатка созданы ЗЭ на КМОП – структурах. Так как в КМОП-инверторе в статике один из транзисторов всегда закрыт, это практически исключает расход энергии.

ЗЭ на КМОП-структурах 13

Разновидности SRAM 14 Async SRAM (Standard или Asynchronous Static Random Access Memory). Sync SRAM (Synchronous Static Random Access Memory). Pipelined Burst SRAM (Pipelined Burst Static Random Access Memory).

SRAM 15 Async SRAM (Standard или Asynchronous Static Random Access Memory). Этот тип МС подразумевается под термином SRAM по умолчанию, когда тип памяти не указан. МС этого типа имеют простейший асинхронный интерфейс, подобный асинхронному интерфейсу DRAM, включающий шину адреса, шину данных и сигналы управления CS (Chip Select), OE (Output Enabled) и WE (Write Enabled). Микросхема выбирается сигналом CS, сигнал OE открывает выходные буферы для считывания данных, а WE разрешает запись.

Sync (Burst) SRAM 16 МС оптимизированные под выполнение пакетных (burst) операций обмена, свойственных работе кэш-памяти. В структуру МС введен внутренний счетчик адреса. В дополнение к сигналам, используемым микросхемами асинхронной памяти (адрес, данные, CS, OE, WE), эти микросхемы используют сигнал СLK (Clock) для синхронизации с системной шиной. Сигналы управления пакетным циклом ADSP (ADdress Status of Processor), CADS (Cashe ADdress Strobe), ADV ADVance). CADS и ADSP являются стробами записи начального цикла во внутренний регистр адреса. ADV используется для перехода к следующему адресу пакетного цикла. Все сигналы, кроме управления выходными буферами OE, синхронизируются по положительному перепаду (из 0 в 1) сигнала CLK.

Pipelined Burst SRAM 17 PB SRAM (Pipelined Burst) – конвейерное усовершенствование микросхем синхронной памяти. Конвейером является дополнительный внутренний регистр данных, который, требуя дополнительного такта в первой пересылке цикла, позволяет остальные данные получать без тактов ожидания. Интерфейс микросхем PB SRAM аналогичен интерфейсу Sync Burst SRAM.

МС SRAM 18 ZBT SRAM (Zero Bus Turnaround) емкостью 2, 4, 8, 16 Мбит и имеющие тактовую частоту до 299 МГц выпускаются корпорацией IDT (Integrated Device Technology). Smart ZBT емкостью 4 Мбит в версии конвейерной SRAM c тактовой частотой 200МГц выпускает IDT, а также компания Micron Technology. QDR SRAM (Quad Data Rate), разработанные консорциумом компаний Cypress Semiconductor, IDT и Micron Technology для использования в коммутаторах и маршрутизаторах сетей, цифровых процессорах обработки сигналов. В данных МС используются однонаправленные шины ввода и вывода, что обеспечивает раздельный ввод-вывод с удвоенной тактовой частотой по 2 фронтам (Double Data Rate) и позволяет работать двум портам одновременно. Поэтому в названии и фигурирует слово Quad – учетверенный.

Лекция 6. RDRAM. SRAM Схемотехника ЭВМ ч.2 НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13