Лекция 2. Устройство ввода информации c ПК через RS-232 макет SDK-6.1 Схемотехника ЭВМ ч.2 НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ.

Презентация:



Advertisements
Похожие презентации
Лекция 1. Дисциплина Схемотехника ЭВМ ч.2. Устройство вывода информации на ЖКИ макета SDK-6.1 Схемотехника ЭВМ ч.2 НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ.
Advertisements

1 Лекция 5 Синхронные статические двухступенчатые и динамические триггеры. Регистры. Регистровые файлы Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ.
Лекция 7 Счётчики. Синхронизация Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск.
Лекция 6 Построение памяти требуемого объёма. Счётчики. Классификация. Двоичные счётчики Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ.
Индивидуальное домашнее задание 1 Проектирование логической схемы на МИС php?cat=2
Лекция 10 Компараторы. Сумматоры Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск.
Периферийные устройства ЭВМ. Внешние интерфейсы Шина COM COM - последовательный асинхронный порт передачи данных по стандарту RS-232.
ПОДСИСТЕМА ВВОДА-ВЫВОДА 1. Обмен данными в параллельном коде с программным квитированием 2 В состав устройства ввода данных входят: буфер данных БД, при.
ПОДСИСТЕМА ВВОДА-ВЫВОДА 1. Общие принципы организации ввода-вывода 2 Систему ВВ можно представить в виде пространства ВВ IOSEGment и ряда команд ВВ. Пространство.
Лекция 10. Контроллеры параллельной передачи данных. Параллельный интерфейс.
Лекция 8 Функциональные узлы комбинационного типа. Дешифраторы. Шифраторы. Приоритетные шифраторы. Указатели старшей единицы Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ.
1 ҚАЗАҚСТАН РЕСПУБЛИКАСЫ БІЛІМ ЖӘНЕ ҒАЛЫМ МИНИСТРЛІГІ МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РЕСПУБЛИКИ КАЗАХСТАН - 2 Аршалы орта мектебі Аршалынская средняя.
Лекция 2. Схемы И, ИЛИ на диодах. ИС транзисторно-транзисторной логики с диодами и транзисторами Шотки. ИС на униполярных транзисторах Схемотехника ЭВМ.
Интерфейс I 2 C. Пример конфигурации шины I2C с двумя микроконтроллерами.
Лекция 3. Схемы для гальванической развязки узлов радиоэлектронной аппаратуры Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ.
Интерфейсы сетей передачи данных Хабаровск Содержание 1.ВведениеВведение 2.Интерфейс RS-232 / V.28.Интерфейс RS-232 / V Интерфейс V.35Интерфейс.
Состав ПК Компьютерная система Аппаратная часть – технические устройства Программное обеспечение - это программы (команды, записанные последовательно).
Магистрально- модульное построение компьютера. Введение Архитектура современных персональных компьютеров (ПК) основана на магистрально- модульном принципе.
Схемотехника подсистем ЭВМ. Введение Подсистемы ЭВМ: Память: Кэш, Виртуальная память Системная шина Подсистема прерываний Система ввода-вывода Большинство.
План: Методы, режимы и способы передачи информации Основы передачи данных в линиях связи Физическое кодирование.
Транксрипт:

Лекция 2. Устройство ввода информации c ПК через RS-232 макет SDK-6.1 Схемотехника ЭВМ ч.2 НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13

Структура устройства 2

RS RS-232 – последовательный двунаправленный интерфейс асинхронной передачи данных. Последовательный порт (англ. Serial port) двунаправленный последовательный интерфейс, предназначенный для обмена битовой информацией. Асинхронный – начало передачи сигнализируется старт- битом, конец передачи – стоп-битом. Частота передачи, структура данных имеет жёсткую регламентацию, несоблюдение которой, ведёт к неправильному приёму или передачи данных.

Макет SDK-6.1 4

RS Синхросигнал – внутренний источник синхроимпульсов, для задания частоты приёма или передачи. Линия передачи в режиме ожидания всегда должна быть в состоянии логической единицы. Старт-бит – нулевой сигнал на линии в течение одного периода. Стоп-бит – завершение передачи, выдержка в 1, 1.5 или 2 периода линии в состоянии логической единицы.

Старт-бит 6 В режиме приёма необходимо определить спадающий фронт сигнала – задний фронт. Необходимо обеспечить приемлемый уровень подавления дребезга при определении спадающего фронта. Необходимо обеспечить достаточное быстродействие реакции приёмника, во избежание смещения фаз внутренних синхросигналов между передатчика и приёмником.

neg_edge 7

8 Регистр 4-е бита - интегратор. На линии 1: +1. Если 0: -1. Минимальное значение интегратора =0. Максимальное значение =15. Для обнаружения фронта, сначала необходимо убедиться, что линия находится в состоянии ожидания. Когда интегратор досчитывает до 15, устанавливается специальный флаг в единичное значение. Если интегратор достиг значения 0 и имеется единица в специальном флаге, значит на линии произошёл спад сигнала с 1 на 0.

Алгоритм приёма ( бит/с) 9

Лекция 2. Устройство ввода информации c ПК через RS-232 макет SDK-6.1 Схемотехника ЭВМ ч.2 НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИСТЕТ Мальчуков Андрей Николаевич Томск – 20 13