Учебный курс Принципы построения и функционирования ЭВМ Лекция 7 Элементы и узлы вычислительной техники профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович Алакоз

2 Общая схема работы машины Основное правило: делай то, что находится по этому адресу над тем, что находится по этому адресу. Процессор n Ар Р ОЗУ D Шина Р n n n Ad D D

3 T-триггер Счетчики подсчитывают количество единиц, которые поступили на какой-то вход. & & Q Q S R CTT Т

4 Трехразрядный счетчик && TT QQ Q QQQ T Q0 Q2Q1

5 Трехразрядный счетчик Трехразрядный счетчик имеет 8 состояний. Считает от 0 до 7. Закон адресации – линейный инкрементный. При снятии сигнала с инверсного выхода порядок адресации меняется на декрементный. Q Q Q Q Q

6 Трехразрядный счетчик Инкремент, если U = 1. Декремент, если U = 0. && TT QQ Q QQQ T MS U

7 Логическая адресация Рассмотренный линейный закон адресации предусматривает перемещение по памяти с шагом 1. Для увеличения шага на 2 (или на 4) необходимо подавать входной сигнал на 2 (соответственно, 4) входы счетчика. Вывод: Закон адресации можно модифицировать изменяя вход счетчика.

8 Демультиплексор Демультиплексор используется для коммутации входного сигнала на несколько выходов. α = ]log 2 k[ DMS 1 2 k UαUα

9 Физическая адресация Любая память представляет собой линейную совокупность ячеек L – глубина памяти n - ширина выборки ОЗУ L n

10 Порядок работы ОП DC RgDRgAm ОЗУ Am L n n = ] log 2 k [ Адрес всегда представляется в машине в виде целого без знака 0 m процессор

11 Общее правило Любая команда как процессора, так и обращения к памяти, начинается и заканчивается в регистре. Следствие: любое преобразование данных совмещено по времени и пространству с пересылкой данных. Дешифратор (в данном случае DC) преобразует логический адрес Am в физический L, которое отличается единичным значением на физическом выходе DC, который соответствует адресу по правилу 2 L.

12 Дешифратор а0а0 а2а2 а2а2 а0а0 а1а1 а1а1 & 0 & 1 & 2 & 7

13 Порядок работы ОП Процессор имеет доступ только к регистрам памяти (адресный регистр и регистр данных). Процессор n Ар Р ОЗУ D Шина Р n n n Ad D D счетчик RgAm

14 Коды команд и операций В простейшем случае формат команды имеет вид: A1 – адрес источника А2 – адрес источника. В таком формате команды первый операнд вызывается по адресу А1, второй – по адресу А2, а третий – результат – засылается по адресу приемника А1. КОП A1A2 32 бит 8 бит12 бит

15 Коды команд и операций DCСop – дешифратор кода операций. Коммутирует входной сигнал на соответствующий выход. DCCop КОП A1A2 32 бит 8 бит12 бит

16 Операционное устройство Алгебраические действия выполняются в дополнительном коде (DK). Результат также хранится в ОЗУ в дополнительном коде (DK). RgX+ RgAkk DK 32 бит 128 бит Хдоп = Хпрям, если s = «0»; Хдоп = Xпрям + 1, если знак «-».

17 Сумматор (X 1 n ) – (X 2 n ) Чтобы сумматор превратился в «вычитатель», необходимо взять сигнал с выхода Q и в младший разряд добавить е -, равное е-е- Х24Х24 S2S2 Х23Х23 Х22Х22 Х21Х21 Х11Х11 Х12Х12 Х12Х12 Х12Х12

18 Общая схема U0 = 1, если ADD U0 = 0, если SUB RgXMS RgAkk Q Q e 1 n n 2n U0U0

19 Итог С помощью переключательной функции и вентилей можно покрыть все функции, которые выполняет машина.