Применение универсальных процессоров АП-20/АП-32 в Институте ядерной физики. А.Г. Чертовских ИЯФ СОРАН

Коллектив разработчиков: Аппаратура: Г.А.Аксёнов, В.Я.Сазанский, А.Г. Чертовских, А.В.Кислицын. Программное обеспечение: Ю.И. Мерзляков, И.А. Ткаченко, В.Н. Козлов.

Задача обработки физической информации в ИЯФ Ускорительные установки ИЯФ: Ускорительный комплекс со встречными электрон-позитронными пучками ВЭПП-2М. Светимость (макс) – 4х10 30 см -2 сек -1

Задача обработки физической информации в ИЯФ Электрон-позитронный коллайдер ВЭПП-4. Светимость (макс) – 8х10 31 см -2 сек -1. (БАК – 4.67х10 32 см -2 сек -1 )

Задача обработки физической информации в ИЯФ Эффективное сечение регистрации событий зависит от энергии пучка и меняется в пределах ( )x см 2 для ВЭПП-4. Это даёт частоту регистрируемых событий около 100кГц для ВЭПП-4 и 10 кГц для ВЭПП-2М. Этапы фильтрации данных: Первичный триггер – синхронизация с пучком (аппаратный фильтр); Вторичный триггер – совпадение срабатываний различных подсистем детектора (аппаратный фильтр); Третичный триггер – треки частиц должны пересекать место встречи (программный фильтр)

Задача обработки физической информации в ИЯФ Проблема «третичного триггера» для детектора МД-1 в годах. Данные после вторичного триггера формировались в «события» (частота событий - 5кГц) и записывались на магнитную ленту с помощью ЭВМ М-6000 для последующей обработки на ЭВМ ЕС Программа обработки занимала около суток на ЕС-1061 (2 часа процессорного времени) для обработки одной ленты. Запись данных с детектора шла со скоростью 3-4 ленты в сутки. Объём накопленной необработанной информации к 1984 году – около 1000 лент (несколько лет работы ЕС-1061).

Задача обработки физической информации в ИЯФ Проект высокопроизводительного комплекса для обработки физической информации – ВКФИ: Производительность – 8-10 млн. операций в секунду; Арифметика с плавающей точкой; Должен включать стандартную ЭВМ с развитой ОС и устройствами ввода-вывода.

Высокопроизводительный комплекс для обработки физической информации

Процессор АП-20 Архитектура АП-20: 1.Три вида памяти: 1.ОЗУ данных с фиксированной запятой 4Кх16 (М). 2.ОЗУ данных с плавающей запятой 8Кх24 (FM). 3.ОЗУ программ 8Кх20. 2.Центральный процессор (процессор данных с фиксированной запятой - ПФЗ): 1.Три регистра-аккумулятора АК1, АК2 и АК3. АК0 и АК1 используются для адресации данных, АК2. 2.АЛУ. 3.Блок Управления: 1.Программный счётчик. 2.Стек. 4.Процессор данных с плавающей точкой: 1.Сумматор/вычитатель. 2.Умножитель. 3.Элем. Функции 1 – SQ, 1/X. 4.Элем.Функции 2 – синус, арксинус. 5.Интервал – блок сравнения.

Производительность АП-20 Характерные времена исполнения операций: Целочисленные операции 0.1 мкс Сложение/вычитание с ПЗ 0.1 мкс Умножение с ПЗ 0.1 мкс Деление и квадратный корень ПЗ мкс Синус, косинус, арксинус ПЗ мкс Сравнение (ПЗ) 0.1 мкс Регистровые операции ПЗ 0.1 мкс Программа реконструкции событий (мсек): «Электроника » 1380 ЕС ЕС АП-20 18

Применение АП-20 в обработке данных с детектора МД-1 К 1984 году на МД-1 было записано 800 магнитных лент ёмкостью 20 МБ (40 тыс. событий) каждая. Скорость записи лент превышала скорость их обработки на ЕС-1061 в 3-4 раза. Было принято решение использовать АП-20 для «сжатия» лент – отсева фоновых событий («космики») и отбора «пучковых» в режиме off-line. Использование АП-20 в составе ВКОФИ (с ЭВМ «Электроника » в качестве управляющей) позволило «сжать» весь накопленный объём информации в 10 раз за 3 месяца. Эффективность метода составила 93%.

Особенности и недостатки архитектуры АП-20 Многие особенности архитектуры АП-20 делали его «специализированным» процессором: Малый объём памяти (8К+4К ОЗУД, 8К ОЗУП ) Разделение памяти на несколько независимых типов (целочисленный процессор на имел доступа к памяти данных ПЗ, ППЗ не имел доступа к памяти целых чисел) Низкая разрядность (24 бита для ПЗ, 16 бит для ФЗ ) ограничивала точность вычислений. Эти особенности ограничивали область применения процессора программой реконструкции событий и помимо обработки данных с МД-1 процессор не применялся.

Процессор АП-32 АП-32 стал развитием архитектуры АП-20: Магистрально-модульный подход, открытая RISC-архитектура, позволяющая устанавливать дополнительные блоки; Память двух типов – память данных (ОЗУД) и память программ (ОЗУП); Увеличена разрядность данных – до 32 разрядов для всех видов памяти; Расширена система команд за счёт увеличения разрядности памяти программ – с 20 бит (для АП-20) до 32 бит для АП-32; Увеличен объём памяти до 2 МБ - (1 МБ ОЗУД и 1МБ ОЗУП); Увеличена функциональность процессора целых чисел (в основном за счёт операций сдвига и расширенной адресации, а также набора регистров общего назначения - 32 РОН); Увеличена функциональность процессора чисел с плавающей запятой – его функции кроме сумматора СУМ и умножителя УМН выполняет сопроцессор элементарных функций – СПЭФ, выполняющий весь базовый набор языка FORTRAN: y/x, exp(x), sin(x), cos(x), arctg(x), sqrt(x), ln(x)

АП-32: блок управления Блок управления процессора АП-32 формирует адрес для памяти программ в соответствии с флагами и управляющими сигналами от интерфейса с ЭВМ. Блок управления обеспечивает 4 режима работы: 1.Останов - «Захват». 2.Автономная работа «Авт». 3.Шаговый режим – «Шаг». 4.Пуск - «Инициация» (в шаговом режиме). Установка режимов осуществляется управляющей ЭВМ через интерфейс с помощью трёх управляющих сигналов – HLD, STP, STR. Основные узлы БУ: ГС - Генератор состояний, РК - Регистр команд, ДК - Дешифратор команд, СК - Счётчик команд, ШФД - Шинный формирователь, РСВ – регистр связи (для возврата из подпрограммы) СОФ – схема обработки флагов. ГС генерирует управляющие стробы и формирует два вида временных диаграмм – для обращений к памяти данных (цикл -133 нс), и для других операций (цикл – 100 нс).

АП-32: процессор целых чисел Основные функциональные блоки: Двухадресная память ДАП – регистровый файл из 32 регистров общего назначения (РОН); АЛУ – арифметико-логическое устройство для целочисленных операций; СДВ - сдвигатель на 32 разряда; СФА – схема формирования адреса для памяти данных ОЗУД; СФФ – схема формирования флагов для команд условных переходов; РДК – регистр дешифратор команд; СУШ – схема управления внутренними шинами данных; ГС – генератор сигналов внутреннего командного цикла. Исполняет три вида команд: 1.Загрузки/выгрузки РОН (LXI, LD, ST) 2.Установка/сброс флагов (CL,SE) 3.Арифметико-логические операции и сдвиг (FUNC). Элементная база: АЛУ - К500ИП181 ДАП – К1500РУ073 Сдвигатель – К1800ВР8

АП-32: процессор чисел с плавающей запятой, сумматор. В ППЗ АП-32 формат представления чисел с плавающей точкой аналогичен формату DEC F, принятому в ЭВМ семейства «Электроника». Поскольку старший разряд мантиссы q всегда равен 1, то он является скрытым, а число 33-разрядным (1 бит – знак s, 8 бит- порядок p, 24 – мантисса q). P- «смещённый» порядок: p=α+128, где α – истинный порядок. Сумматор-вычитатель - арифметическое устройство статического типа : в выходном регистре С всегда хранится результат сложения входных – А и В, которые доступны только на запись. Команда сложения или вычитания определяется используемым адресом входных регистров. Алгоритм сложения/вычитания основан на выравнивании порядков: 1.Сравнение порядков (ССП). Результат управляет коммутатором порядков КП и коммутатором мантисс КМ. 2.Денормализация мантиссы меньшего по модулю аргумента (ДНМ) 3.Суммирование/вычитание мантисс (ССВМ) 4.Нормализация мантиссы результата (НМ) и коррекция порядка (СКП) Время формирования результата – 100 нс.

АП-32: процессор чисел с плавающей запятой, умножитель. Умножитель, как и сумматор – устройство статического типа: в выходном регистре С всегда хранится произведение содержащегося во входных регистров А (множимое) и В (множитель), которые доступны только для записи. Алгоритм умножения чисел с плавающей запятой сводится к следующему: 1.Перемножение мантисс (СЧМ), 2.Суммирование порядков (СП), 3.Нормализация мантиссы результата сдвигом влево на один разряд с соответствующей коррекцией порядка (НМ). Функционально входные регистры имеют общую часть – регистр мантиссы РМ, в который мантиссы аргументов загружаются поочерёдно. РМ служит буферным регистром для схемы частичных произведений СЧМ, выполненной на параллельных умножителях К1802ВР3 (8х8). Время выполнения умножения – 200 нс.

Сопроцессор элементарных функций - СПЭФ СПЭФ реализует программно- аппаратный метод вычисления Основной принцип вычислений основан на итерационном алгоритме Волдера (CORDIC- алгоритм). Достоинства алгоритма – однотипность операций для всего набора функций. Вычисляемые функции: y/x, exp(x), sin(x), cos(x), arctg(x), sqrt(x), ln(x). Блок работает с данными в своём специальном формате с фиксированной запятой, требующего преобразования аргумента с плавающей запятой к заданному формату программным образом (10-30 команд целочисленного процессора). Общее время вычислений функций – 3-5 мкс для однократной точности и 7-12 мкс – для двукратной.

Характеристики процессора АП-32 Производительность – 10 млн. операций в секунду (10 MIPS). Среднее время выполнения операций: сложение с фиксированной запятой – 0.1 мкс сложение с плавающей запятой – 0.1 мкс умножение с плавающей запятой – 0.2 мкс операции с фиксированной запятой – 0.1 мкс вычисление элементарных функций мкс ОЗУ: Общий объём – 2МБ (1МБ ОЗУП, 1 МБ ОЗУД) Обращение к памяти данных – 0.12 мкс Разрядность данных – 32 Разрядность команд – 32 Собран на 14 платах размером 350х400 мм. Потребляемая мощность – 2кВт Таблица относительного быстродействия по результатам тестов GIBSON3 (время): Программное обеспечение: FORTRAN-IV, макроассемблер, С. АП-32VAX8600VAX11/750БЭСМ-6ЕС

Применение процессора АП-32 Научные расчёты. Первое использование АП- 32 было для расчёта магнитных систем детектора КЕДР (программа MAG-2D, 6000 строк кода FORTRAN-IV). Задачи моделирования и «перекачки» детектора KMD-2 (моделирование поведения частиц в дрейфовой камере, реконструкция треков) Работа в качестве третичного триггера в режиме on-line для детектора КМД-2. ( ).

Система сбора данных детектора КМД-2 (1989 год)

Система сбора данных детектора КМД-2 (1991 год)

Спасибо за внимание! (и терпение)