Лекторы: Боресков А.В. (ВМиК МГУ) Харламов А.А. (NVidia) CUDA Stream. Иерархия памяти в CUDA. Глобальная память.

Презентация:



Advertisements
Похожие презентации
Лекторы: Боресков А.В. (ВМиК МГУ) Харламов А.А. (NVidia) CUDA Stream. Иерархия памяти в CUDA. Глобальная память.
Advertisements

Лекторы: Боресков А.В. (ВМиК МГУ) Харламов А.А. (NVidia) CUDA Stream. Иерархия памяти в CUDA. Глобальная память.
Иерархия памяти CUDA. Глобальная память. Параллельные решения задач умножения матриц и решения СЛАУ. zЛекторы: yБоресков А.В. (ВМиК МГУ)Боресков А.В. (ВМиК.
Лекторы: Боресков А.В. (ВМиК МГУ) Харламов А.А. (NVidia) CUDA Stream. Иерархия памяти в CUDA. Глобальная память.
Технологии высокопроизводительных вычислений на GPU и гибридных вычислительных системах Аксёнов Сергей Владимирович к.т.н., доцент каф.ОСУ ТПУ Томский.
МОСКОВСКИЙ АВИАЦИОННЫЙ ИНСТИТУТ (национальный исследовательский университет) (национальный исследовательский университет) Факультет прикладной математики.
Лихогруд Николай Задание. Постановка.
Половинкин А.Н.. Постановка задачи Алгоритм умножения матриц на GPU Программная реализация.
Лихогруд Николай Часть вторая.
Лекторы: Боресков А.В. (ВМиК МГУ) Харламов А.А. (Nvidia) Вопросы программирования и оптимизации приложений на CUDA.
Лихогруд Николай Часть шестая.
Структура ПО CUDA Приложения, использующие возможности CUDA для параллельной обработки данных, взаимодействуют с GPU через несколько разных программных.
Половинкин А.Н.. Постановка задачи Алгоритм вычисления функции axpy на GPU Программная реализация.
Лихогруд Николай Часть седьмая.
Массивно-параллельные вычислительные системы на основе архитектуры CUDA.
Анатолий Свириденков (сodedgers.com) Блог:
Архитектура Tesla. Программно-аппаратный стек CUDA. zЛекторы: yБоресков А.В. (ВМиК МГУ)Боресков А.В. (ВМиК МГУ) yХарламов А.А. (NVidia)Харламов А.А. (NVidia)
Лекторы: Боресков А.В. (ВМиК МГУ) Харламов А. (NVidia) Архитектура и программирование массивно- параллельных вычислительных систем.
Часть I: Введение в CUDA Александр Межов Ассистент кафедры Информатики 30 сентября 2011 Кафедра Информатики.
МОСКОВСКИЙ АВИАЦИОННЫЙ ИНСТИТУТ (государственный технический университет) (государственный технический университет) Факультет прикладной математики и физики.
Транксрипт:

Лекторы: Боресков А.В. (ВМиК МГУ) Харламов А.А. (NVidia) CUDA Stream. Иерархия памяти в CUDA. Глобальная память.

План CUDA Compute Capability Типы памяти в CUDA Основы CUDA C API CUDA Streams Thrust

План CUDA Compute Capability – Получение информации о GPU Типы памяти Основы CUDA C API CUDA Streams Thrust

CUDA Compute Capability Возможности GPU обозначаются при помощи Compute Capability, например 1.1 Старшая цифра соответствует архитектуре Младшая – небольшим архитектурным изменениям Можно получить из полей major и minor структуры cudaDeviceProp

CUDA Compute Capability GPUCompute Capability GeForce GTX Tesla S GeForce GTX GeForce 9800 GX2 1.1 GeForce 9800 GTX 1.1 GeForce 8800 GT 1.1 GeForce 8800 GTX 1.0 RTM Appendix A.1 CUDA Programming Guide

CUDA Compute Capability Compute Caps. – доступная версия CUDA – Разные возможности HW – Пример: В 1.1 добавлены атомарные операции в global memory В 1.2 добавлены атомарные операции в shared memory В 1.3 добавлены вычисления в double В 2.0 добавлены управление кэшем и др. операции Сегодня Compute Caps: – Влияет на правила работы с глобальной памятью На курсе рассмотрим 1.3 & 2.0 – Информация о 1.0 – 1.2 в дополнительных слайдах

Получение информации о GPU int main ( int argc, char * argv [] ) { intdeviceCount; cudaDevicePropdevProp; cudaGetDeviceCount ( &deviceCount ); printf ( "Found %d devices\n", deviceCount ); for ( int device = 0; device < deviceCount; device++ ) { cudaGetDeviceProperties ( &devProp, device ); printf ( "Device %d\n", device ); printf ( "Compute capability : %d.%d\n", devProp.major, devProp.minor ); printf ( "Name : %s\n", devProp.name ); printf ( "Total Global Memory : %d\n", devProp.totalGlobalMem ); printf ( "Shared memory per block: %d\n", devProp.sharedMemPerBlock ); printf ( "Registers per block : %d\n", devProp.regsPerBlock ); printf ( "Warp size : %d\n", devProp.warpSize ); printf ( "Max threads per block : %d\n", devProp.maxThreadsPerBlock ); printf ( "Total constant memory : %d\n", devProp.totalConstMem ); } return 0; }

План CUDA Compute Capability Типы памяти в CUDA – Глобальная Основы CUDA C API CUDA Streams Thrust

Типы памяти в CUDA Легенда: -нить -блок -сеть Легенда: -нить -блок -сеть DRAM Ядро A Ядро B Registers / Local Shared

Типы памяти в CUDA Тип памяти ДоступУровень выделения Скорость работы Расположение Регистры R/WPer-threadВысокаяSM Локальная R/WPer-threadНизкаяDRAM Shared R/WPer-blockВысокаяSM Глобальная R/WPer-gridНизкаяDRAM Constant R/OPer-gridВысокаяDRAM Texture R/OPer-gridВысокаяDRAM Легенда: -интерфейсы доступа Легенда: -интерфейсы доступа

Типы памяти в CUDA Самая быстрая – shared (on-chip) и регистры Самая медленная – глобальная (DRAM) Для ряда случаев можно использовать кэшируемую константную и текстурную память Доступ к памяти в CUDA – Отдельно для каждой половины warpа (half- warp) в CC 1.x – Целиком для warpa в CC 2.x

План CUDA Compute Capability Типы памяти в CUDA Основы CUDA C API – Выделение глобальной памяти Пример: умножение матриц Coalescing Pitch linear Pinned – Работа с глобальной памятью CUDA Streams Thrust

Основы CUDA C API Не требуют явной инициализации Все функции возвращают cudaError_t – cudaSuccess в случае успеха Многие функции API асинхронны: – Запуск ядра – Копирование функциями *Async – Копирование device device – Инициализация памяти

Основы CUDA C API // Получение информации о существующих в системе GPU cudaError_t cudaGetDeviceCount ( int * ); cudaError_t cudaGetDevicePropertis ( cudaDeviceProp * props, int deviceNo ); // Получение информации об ошибках char * cudaGetErrorString ( cudaError_t ); cudaError_t cudaGetLastError (); // Синхронизация исполнения в текущем CPU потоке и в CUDA streame cudaError_t cudaThreadSynchronize (); cudaError_t cudaStreamSynchronize (); // Средства управления событиями cudaError_t cudaEventCreate ( cudaEvent_t * ); cudaError_t cudaEventRecord ( cudaEvent_t *, cudaStream_t ); cudaError_t cudaEventQuery ( cudaEvent_t ); cudaError_t cudaEventSynchronize ( cudaEvent_t ); cudaError_t cudeEventElapsedTime ( float * time, cudaEvent_t st, cudaEvent_t sp ); cudaError_t cudaEventDestroy ( cudaEvent_t );

Работа с глобальной памятью в CUDA Функции для работы с глобальной памятью cudaError_t cudaMalloc ( void ** devPtr, size_t size ); cudaError_t cudaMallocPitch ( void ** devPtr, size_t * pitch, size_t width, size_t height ); cudaError_t cudaFree ( void * devPtr ); cudaError_t cudaMemcpy ( void * dst, const void * src, size_t count, enum cudaMemcpyKind kind ); cudaError_t cudaMemcpyAsync ( void * dst, const void * src, size_t count, enum cudaMemcpyKind kind, cudaStream_t stream ); cudaError_t cudaMemset ( void * dst, int value, size_t count );

Работа с глобальной памятью в CUDA Пример работы с глобальной памятью float * devPtr; // pointer to device memory // allocate device memory cudaMalloc ( (void **) &devPtr, 256*sizeof ( float ); // copy data from host to device memory cudaMemcpy ( devPtr, hostPtr, 256*sizeof ( float ), cudaMemcpyHostToDevice ); // process data... // copy results from device to host cudaMemcpy ( hostPtr, devPtr, 256*sizeof( float ), cudaMemcpyDeviceToHost ); // free device memory cudaFree ( devPtr );

Пример: умножение матриц Произведение двух квадратных матриц A и B размера N*N, N кратно 16 Матрицы расположены в глобальной памяти По одной нити на каждый элемент произведения – 2D блок – 16*16 – 2D grid

Умножение матриц. Простейшая реализация. #define BLOCK_SIZE 16 __global__ void matMult ( float * a, float * b, int n, float * c ) { int bx = blockIdx.x; int by = blockIdx.y; int tx = threadIdx.x; int ty = threadIdx.y; float sum = 0.0f; int ia = n * BLOCK_SIZE * by + n * ty; int ib = BLOCK_SIZE * bx + tx; int ic = n * BLOCK_SIZE * by + BLOCK_SIZE * bx; for ( int k = 0; k < n; k++ ) sum += a [ia + k] * b [ib + k*n]; c [ic + n * ty + tx] = sum; }

Умножение матриц. Простейшая реализация. int numBytes = N * N * sizeof ( float ); float * adev, * bdev, * cdev ; dim3 threads ( BLOCK_SIZE, BLOCK_SIZE ); dim3 blocks ( N / threads.x, N / threads.y); cudaMalloc ( (void**)&adev, numBytes );// allocate DRAM cudaMalloc ( (void**)&bdev, numBytes ); // allocate DRAM cudaMalloc ( (void**)&cdev, numBytes ); // allocate DRAM // copy from CPU to DRAM cudaMemcpy ( adev, a, numBytes, cudaMemcpyHostToDevice ); cudaMemcpy ( bdev, b, numBytes, cudaMemcpyHostToDevice ); matMult >> ( adev, bdev, N, cdev ); cudaThreadSynchronize(); cudaMemcpy ( c, cdev, numBytes, cudaMemcpyDeviceToHost ); // free GPU memory cudaFree ( adev ); cudaFree ( bdev ); cudaFree ( cdev );

Простейшая реализация. На каждый элемент – 2*N арифметических операций – 2*N обращений к глобальной памяти Узкое место – доступ в память

Используем CUDA Profiler Основное время (84.15%) ушло на чтение из глобальной памяти Вычисления заняли всего около 10%

Работа с памятью в CUDA Основа оптимизации – правильная работа с памятью: – Максимальное использование shared- памяти Лекция 3 – Использование специальных шаблонов доступа к памяти Coalescing

Оптимизация работы с глобальной памятью. Обращения идут через 32/64/128- битовые слова При обращении к t[i] – sizeof(t [0]) равен 4/8/16 байтам – t [i] выровнен по sizeof ( t [0] ) Вся выделяемая память всегда выровнена по 256 байт

Использование выравнивания. struct vec3 { float x, y, z; }; struct __align__(16) vec3 { float x, y, z; }; Размер равен 12 байт Элементы массива не будут выровнены в памяти Размер равен 16 байт Элементы массива всегда будут выровнены в памяти

Объединение запросов к глобальной памяти. GPU умеет объединять ряд запросов к глобальной памяти в транзакцию одного сегмента Длина сегмента должна быть 32/64/128 байт Сегмент должен быть выровнен по своему размеру

Объединение (coalescing) 1.2/1.3 Нити обращаются к – 8-битовым словам, дающим один 32- байтовый сегмент – 16-битовым словам, дающим один 64- байтовый сегмент – 32-битовым словам, дающим один 128- байтовый сегмент Объединение происходит на уровне полу-варпов

Объединение (coalescing) 1.2/1.3 Если хотя бы одно условие не выполнено – объединяет их в набор сегментов – для каждого проводится отдельная транзакция 1 транзакция 64B сегмент 2 транзакции 64B и 32B сегменты 1 транзакция 128B сегмент Легенда: -нить -128B сегмент Легенда: -нить -128B сегмент

Объединение (coalescing) 2.x На мультипроцессоре есть L1 кэш – Физически там, где разделяемая память Мультипроцессоры имеют общий L2 кэш Флаги компиляции – Использовать L1 и L2 :-Xptxas -dlcm=ca – Использовать L2 :-Xptxas -dlcm=cg Кэш линия 128B Объединение происходит на уровне варпов

Объединение (coalescing) 2.x Если L1 кэш включен: всегда 128B сегменты Если L2 кэш выключен: всегда 32B сегменты 2 транзакция по 128B 4 транзакция по 32B Легенда: -нить -128B сегмент - 32B сегменты Легенда: -нить -128B сегмент - 32B сегменты

Объединение (coalescing) Увеличения скорости работы с памятью на порядок Лучше использовать не массив структур, а набор массивов отдельных компонент – Проще гарантировать условия выполнения coalescinga

Использование отдельных массивов struct vec3 { float x, y, z; }; vec3 * a; float x = a [threadIdx.x].x; float y = a [threadIdx.x].y; float z = a [threadIdx.x].z; float * ax, * ay, * az; float x = ax [threadIdx]; float y = ay [threadIdx]; float z = az [threadIdx]; Не можем использовать coalescing при чтении данных Поскольку нити одновременно обращаются к последовательно лежащим словам памяти, то будет происходить coalescing

Pitch linear Для работы с 2D данными – cudaMallocPitch(&ptr, &p, w, h) – В &p возвращает ширину выделенной памяти в байтах – p w * sizeof() Для 1.x p кратно 64 Для 2.x p кратно 128

Архитектура Tesla 10 TPC Interconnection Network ROP L2 ROP L2 ROP L2 ROP L2 ROP L2 ROP L2 ROP L2 ROP L2 DRAM CPUBridgeHost Memory Work Distribution

Pinned память Для ускорения передачи по PCI-E – cudaMallocHost(&hostPtr, size) – cudaHostAlloc(&hostPtr, size, flag) – cudaHostFree(hostPtr) Флаги при выделении памяти – DEFAULT : эквивалентно cudaMallocHost – PORTABLE : для работы со множеством GPU из одного потока – MAPPED : для систем с общей памятью – WRITE-COMBINED : память не кэшируется на CPU, передача по PCI-E быстрее, чтение на CPU медленное X2 производительности

Работа с глобальной памятью threadfence() – дождаться, когда для всех активных блоков, текущие обращения в память завершаться – Не является средством синхронизации блоков – Блоки могут быть в разных состояниях threadfence_block() – дождаться пока все операции записи в память завершаться для вызвавшего блока

Работа с глобальной памятью volatile указывает, что переменная может быть изменена извне. __global__ foo(float *p) { float R1 = p[threadIdx.x]; p[threadIdx.x + 1] = 0.0f; float R2 = p[threadIdx.x]; } В примере R1 == R2 Легенда: -нить -float *p Легенда: -нить -float *p R1 R2

Работа с глобальной памятью 2.x Глоабльный и локальный контроль за кэшем – cudaThreadSetCacheConfig() – cudaFuncSetCacheConfig cudaFuncCachePreferNone: значение по умолчанию cudaFuncCachePreferShared: бОльший объем разделяемой памяти предпочтительней cudaFuncCachePreferL1: бОльший объем L1 кэша предпочтительней

План CUDA Compute Capability Типы памяти в CUDA Основы CUDA C API CUDA Streams – CUDA Stream API Thrust

CUDA Streams Независимость отдельных задач выражается через streamы По умолчанию все операции проходят в streamе с номером 0 – Это влечет неявную зависимость между всеми копированиями памяти и ядрами

CUDA Stream API cudaStream_t stream; // объявление cudaStreamCreate(&stream); // создание // асинхронное копирование памяти cudaMemcpyAsync(dst, src, s, kind, stream); // запуск ядра в своем streamе Kernel >>() // дождаться завершения выполнения в streame cudaStreamSynchronize() cudaStreamDestroy(stream); // освобождение

CUDA Stream 1.3 MemcpyH2D MemcpyD2H Kernel A MemcpyH2D MemcpyD2H Kernel B Stream 0: MemcpyH2D MemcpyD2H Kernel A Stream 1: MemcpyH2D MemcpyD2H Kernel B Stream 2:

CUDA Stream 2.x Memcpy H2D Memcpy H2D Memcpy D2H Memcpy D2H Kernel A Kernel B Stream 0: Memcpy H2D Memcpy H2D Memcpy D2H Memcpy D2H Kernel A Stream 1: Kernel B Stream 2: Kernel C Stream 3:

Ресурсы нашего курса Steps3d.Narod.Ru Google Site CUDA.CS.MSU.SU Google Group CUDA.CS.MSU.SU Google Mail CS.MSU.SU Google SVN Tesla.Parallel.Ru Twirpx.Com Nvidia.Ru

Дополнительные слайды Объединение (coalescing) для GPU с CC 1.0/1.1

Нити обращаются к – 32-битовым словам, давая 64-байтовый блок – 64-битовым словам, давая 128-байтовый блок Все 16 слов лежат в пределах блока k-ая нить half-warpа обращается к k- му слову блока

Объединение (coalescing) для GPU с CC 1.0/1.1 Coalescing

Объединение (coalescing) для GPU с CC 1.0/1.1 No Coalescing

Объединение (coalescing) Если хотя бы одно условие не выполнено – 1.0/1.1 – 16 отдельных транзакций Для 1.0/1.1 порядок в котором нити обращаются к словам внутри блока имеет значения (в отличии от 1.1/1.3)

Intellisence для CUDA Start Run Regedit HKEY_LOCAL_MACHINE – Software – Microsoft – Visual Studio 9.0 MSVS 2008 или 8.0 MSVS 2005 – Languages – Language Services – C/C++ – NCB Default C/C++ Extensions Добавить.cu; Перезапустить VS