Core 2 Duo Двухъядерная 64-битная архитектура –За основу ядра взято ядро Pentium Pro Широкое динамическое исполнение Разделяемый КЭШ 2го уровня Поддержка.

Презентация:



Advertisements
Похожие презентации
Современные микропроцессоры Тенденции развития. Рассматриваемые процессоры Intel Itanium 2 Intel Core 2 Duo IBM Cell.
Advertisements

Современные микропроцессоры. Технология Hyper- Threading Главная цель применения Hyper-Threading не выполнение двух (нескольких) задач одновременно, а.
Устройство управления ; Арифметико – логическое устройство. Регистры процессорной памяти.
Архитектура микропроцессоров И ее эволюция. Процессор и память: Команды и данные.
Архитектура AMD Opteron Курс Организация ЭВМ и систем Технология HyperThreading.
Примеры суперскалярных микропроцессоров. Pentium III.
The AMD Athlon (K7). Шина AMD Athlon AMD Opteron.
Архитектура многоядерных процессоров Intel и AMD.
Введение в параллельную обработку. Уровни параллелизма в процессорах Параллелизм данных (DLP – Data Level Parallelism) Параллелизм команд (ILP – Instruction.
Процессоры История платформы процессоров на архитектуре х86 Презентация: Бурдина Алексея Группы: 331.
Блок-схема процессора Sun UltraSPARC-III. Состав процессора 1. шесть исполнительных блоков: –2 целочисленных; –2 с плавающей точкой; –1 записи/ считывания;
EPIC: Explicitly Parallel Instruction Computing (IA 64 )
Основы современных операционных систем Лекция 21.
Процессоры История платформы х 86. Intel i386, AMD Am386 Поддержка защищенного режима параллельная работа некоторых блоков Шины данных и адреса 32 бит.
EPIC: Explicitly Parallel Instruction Computing (IA 64 )
Архитектура P6. Начало разработки: 1990 год Цель: Достигнуть производительности большей, чем процессоры архитектуры P5 и процессоры конкурентов. Процессоры.
Модульная организация компьютера позволяет формировать нужную конфигурацию.
Устройство компьютера. 2 Системный блок Процессор (CPU = Central Processing Unit) – микросхема, которая обрабатывает информацию и управляет всеми устройствами.
Процессор УПРОЩЕННАЯ ЛОГИЧЕСКАЯ СХЕМА ОДНОЯДЕРНОГО ПРОЦЕССОРА Информационная магистраль (шина) Шина данных (8, 16, 32, 64 бита) Шина адреса (16, 20, 24,
Автор: учитель информатики Комкова Мария Сергеевна, г.Москва.
Транксрипт:

Core 2 Duo Двухъядерная 64-битная архитектура –За основу ядра взято ядро Pentium Pro Широкое динамическое исполнение Разделяемый КЭШ 2го уровня Поддержка мультимедиа Micro-ops fusion и Macrofusion Энергосберегательная система

Разделяемый КЭШ 2го уровня Нет необходимости поддерживать когерентность Динамически распределяется между ядрами

Smart Memory Access 6 Блоков предвыборки –2 для КЭШа 2го уровня –По 2 для КЭШей 1го уровня Memory Disambiguation –Спекуляция по данным (RAW зависимость)

Технические характеристики Core 2 Duo L1 DCache 32K 8-way L1 ICache 32K 8-way L2 Cache 4M / 2 Cores ITLB 128 ent DTLB 256 ent Устройства –5 Integer 3 ALU + 2 AGU –2 Load/Store (1 Load + 1 Store) –4 FP (FADD + FMUL + FLOAD + FSTORE) –3 SSE (128 bit)

Cell

Главный процессорный элемент –Упорядоченное исполнение –Поддержка работы с двумя потоками 8 синергетических процессорных элементов –Ядро на основе 286 архитектуры –Поддержка векторных вычислений 128 бит –Отсутствие КЭШей –Локальная память 256 Кбайт с прямым доступом Шина ввода вывода –Пропускная способность 76,8 Гбайт/с

Шина взаимосвязанных элементов Передает 96 байт/цикл Более 100 уникальных запросов

Power Processor Element Два 64-битных ядра на основе архитектуры POWER Упорядоченное исполнение комманд Поддержка SMT (многопоточность) КЭШ –1го уровня: Кбайт –2го уровня: 512 Кбайт

Synergistic Processor Element 4 целочисленных векторных устройства 4 векторных устройства с плавающей запятой 128 регистров по 128 бит 256 Кбайт локальной памяти Динамическая защита доступа к памяти

Производительность Cell (для 4GHz) 256 GFLOPS с плавающей запятой 256 GOPS целочисленная арифметика 25 GFLOPS с плавающей запятой двойной точности