9. Арифметические цифровые устройства. Сложение в двоичном коде выполняется так же, как и в десятичном: 9.1. Сложение Например: 1 0 + 0 0 1 1 + 3 _____.

Презентация:



Advertisements
Похожие презентации
Обработка любой информации на компьютере сводится к выполнению процессором различных арифметических и логических операций. Для этого в состав процессора.
Advertisements

Использование логических устройств в вычислительной технике.
_______id381 г. Мурманск, гимназия4 Автор: Иващенко Андрей, 10А класс.
Теория автоматов ЛЕКЦИЯ 5. Теория автоматов 5.1 Сложение чисел на двоичных сумматорах Сумматор - это электронная логическая схема, выполняющая суммирование.
Сумматор двоичных чисел. Этот элемент складывает один разряд, т.е. А и В. Их сумма S=0, и если перенос необходим в старший разряд, то это Р=1.
Триггеры и суммоторы Устройства АЛУ. Основные устройства АЛУ АЛУ – арифметическо-логическое устройство, входит в состав процессора Выполняет арифметические.
Арифметические операции в позиционных системах счисления.
Лекция 7 Цифровые узлы комбинационного типа 1. Общие сведения 2. Шифраторы и дешифраторы 3. Мультиплексоры и демультиплексоры 4. Одноразрядные сумматоры.
Логические основы устройства компьютера. Базовые логические элементы. Базовые логические элементы – реализуют три основные логические операции: Логический.
Логические основы устройства компьютера 10 класс.
Логические основы компьютера Автор : Разумов Е. 11 класс.
ЛЕКЦИЯ 11 Каждый элемент этой матрицы равен 0 или 1. Произведение дзух чисел можно получить, если суммировать элементы матрицы р следующем порядке:
ОСНОВНЫЕ УЗЛЫ ЭВМ ВОПРОСЫ 1. СУММАТОР 2. ТРИГГЕР 3. РЕГИСТР.
ОСНОВНЫЕ УЗЛЫ ЭВМ ВОПРОСЫ 1. СИНТЕЗ АВТОМАТОВ 2. СУММАТОР 3. ТРИГГЕР 4. РЕГИСТР.
Логический конструктор MMLogic (продолжение) Программа для моделирования логических и физических элементов компьютера © Глезденев В.И. учитель информатики.
Лекция 9:Узлы комбинационного типа 1)Сумматоры 2)Шифраторы и дешифраторы 3)Мультиплексоры и демультиплексоры.
Логические основы компьютеров Презентацию подготовил Картунен А.А. © Картунен А.А., препо- даватель ИТ, ЦИК, 2007.
Использование логических устройств в вычислительной технике.
АРИФМЕТИКА В ПОЗИЦИОННЫХ СИСТЕМАХ СЧИСЛЕНИЯ СЛОЖЕНИЕ 1. В двоичной системе счисления: Таблица двоичного сложения 0+0=0 0+1=1 1+0=1 1+1=10 При сложении.
Тема 9 Тема 9 Шифраторы и дешифраторы Сумматоры и полусумматоры.
Транксрипт:

9. Арифметические цифровые устройства. Сложение в двоичном коде выполняется так же, как и в десятичном: 9.1. Сложение Например: _____ При этом руководствуются правилами: _____ (перенос 1 в старший разряд)

9. Арифметические цифровые устройства. Значит, надо составить схему по следующей таблице: X 1 X 2 Y C Где C 0 - перенос в старший разряд. Составим алгебраическое выражение: Соответствующая схема: x1x1 x1x1 x2x2 x2x2 & x2x2 & С0С0 & x1x2x1x2 x1x2x1x2 1 y Такая схема называется полусумматор. Рис Схема полусумматора

9. Арифметические цифровые устройства. Обозначение полусумматора: =1 x1x1 x2x2 Y C0C0 Но полусумматор не учитывает возможность двойного переноса: _____ _____ 6 То есть может быть тройное суммирование: _____ 1 (перенос 1) 1 +

9. Арифметические цифровые устройства. Такую схему можно сконструировать по таблице: C in Вход переноса X1X1 X2X2 YC 0 Выход переноса Её можно собрать на основе полусумматоров: =1 x1x1 x2x2 Y C0C0 C in 1 C0C0 Такая схема называется полный сумматор. Её обозначение: SM C in X1X1 X2X2 C0C0 Y Рис Схема полного сумматора

9. Арифметические цифровые устройства. Но так можно складывать только одноразрядные числа. Для складывания чисел из нескольких разрядов собирают схему: А 2 А 1 А 0 В 2 В 1 В 0 S 3 S 2 S 1 S 0 + SM S0S0 A1A1 B1B1 =1 А0А0 В0В0 SM A2A2 B2B2 S1S1 S2S2 S3S3 Рис Схема трехразрядного сумматора Такие сумматоры называется параллельными. Для фиксации входных и выходных данных вместе с сумматорами применяются регистры (см. п.4).

9. Арифметические цифровые устройства Вычитание Вычитание осуществляется согласно правилам: _____ (заём 1 из старшего разряда) Составим схему по следующей таблице: X 1 X 2 Y B 0 Выход займов Составим алгебраическое выражение:

9. Арифметические цифровые устройства. Соответствующая схема: Рис Схема полувычитателя x1x1 x1x1 x2x2 x2x2 & x2x2 B0B0 & x1x2x1x2 x1x2x1x2 1 y Обозначение полувычитателя: x1x1 x2x2 Y B0B0

9. Арифметические цифровые устройства. Полувычитатель пригоден только для одного младшего разряда. Для действий со старшими разрядами нужно предусмотреть еще один вход – вход займов В in : -1 x1x1 x2x2 Y B0B0 -1 B in 1 B0B0 Рис Схема полного вычитателя и его значок ST B in X1X1 X2X2 B0B0 Y

9. Арифметические цифровые устройства. Теперь – по аналогии с сумматором – рассмотрим схему полного вычитателя для нескольких разрядов: А 3 А 2 А 1 А 0 В 3 В 2 В 1 В 0 S 3 S 2 S 1 S 0 - SТSТ S0S0 A1A1 B1B1 А0А0 В0В0 S1S1 S2S2 SТSТ A2A2 B2B2 S3S3 SТSТ A2A2 B2B2 Y0Y0 Y1Y1 Y2Y2 Y3Y3 Рис Схема полного вычитателя для 4-х разрядов В последнем – нижнем – разряде займа уже не может быть, т.к. В < А. Этот выход используется для управления знаком разности.

9. Арифметические цифровые устройства Умножение, деление и другие действия Умножение и деление выполняются с помощью программы х Следовательно, программа умножения следующая. 1. Один из сомножителей последовательно умножается на все разряды второго сомножителя (переписываются нули или повторяется второй сомножитель). Каждый раз результат сдвигается на разряд влево. 2. Все результаты складываются сумматором.

9. Арифметические цифровые устройства. Программа деления более сложная. Возведение в степень (в том числе, дробную) и логарифмирование осуществляется с помощью разложения в ряды Тейлора и ограничения конечного числа слагаемых. Следовательно, эти операции выполняются лишь приближенно. То есть, эти операции также сводятся к сложению и вычитанию. Для выполнения всех математических операций предусмотрено АЛУ – арифметико-логическое устройство.