Сложно-функциональный блок коммуникационной среды для систем на кристалле Илья Насонов ЗАО НТЦ «Модуль»

Презентация:



Advertisements
Похожие презентации
Разработка интерфейса между системным коммутатором и контроллером памяти с использованием протокола AXI Выпускная квалификационная работа на соискание.
Advertisements

Интерфейсный блок AXI- коммутатора в составе системы на кристалле «Эльбрус-S2» Студент: Смольянов Павел 518 гр. Научный руководитель: Сахин Ю.Х.
Разработка контроллера встроенного интерфейса AXI в составе системы на кристалле «Эльбрус-S2» Студент: Поляков Н.Ю., ФРТК, 515 гр. Научный руководитель:
Выполнил: Петрыкин Д.А., ФРТК, 613 гр. Научный руководитель: Слесарев М.В. Выпускная квалификационная работа.
Реализация доступа к накопителям на жестких магнитных дисках в ВК Эльбрус-3S Кондрашин Александр Александрович, группа 212.
1 Микропроцессорная система. 2 Особенности микропроцессорных систем Гибкая логика работы меняется в зависимости от задачи; Универсальность может решать.
Разработка системного коммутатора для микропроцессора «MCST-4R» Выполнил: Студент 415 группы МФТИ Щербина Н.А. Научный руководитель: Черепанов С.А. Дипломная.
«Очередь запросов к L2 cache системы на кристалле Эльбрус-2S» Выполнил студент: Северенков Е. Научный руководитель: Слесарев М. Выпускная квалификационная.
1 Отчет по выполнению работ в рамках проекта «Междисциплинарные задания» (МДЗ) Тема : Сквозной маршрут проектирования средствами САПР Synopsys «Электроника.
Разработка 4-х канального контроллера оперативной памяти DDR3 SDRAM с интерфейсом AXI Студент: Кожин А.С., ФРТК, 515 гр. Научный руководитель: д.т.н.,
Доработка контроллера памяти DDR2 SDRAM МП Эльбрус-S для МП Эльбрус-S2 Научный руководитель: Шерстнёв Андрей Кожин Алексей, ФРТК 513 гр.
Процессор ПРОЦЕССОР ПРОЦЕССОР ПРОЦЕССОР Основной характеристикой процессора является производительность (быстродействие) – количество операций выполняемых.
Название ОКР: « Разработка микросхемы контроллера периферийных интерфейсов для высокопроизводительных систем на кристалле с архитектурой «Эльбрус» Шифр.
Процессор УПРОЩЕННАЯ ЛОГИЧЕСКАЯ СХЕМА ОДНОЯДЕРНОГО ПРОЦЕССОРА Информационная магистраль (шина) Шина данных (8, 16, 32, 64 бита) Шина адреса (16, 20, 24,
Московский физико-технический институт (государственный университет) Факультет радиотехники и кибернетики Кафедра информатики и вычислительной техники.
«Разработка программно-аппаратного комплекса отладки алгоритмов обслуживания очередей в узлах коммутации» Студент группы С-104 Черняк А.Ю. Научный руководитель:
Разработка модулей коммутации данных в микропроцессоре « Эльбрус -4 С +» Выпускная квалификационная работа на соискание степени бакалавра студента 816.
Разработка учебно-лабораторного стенда для проведения тестов на проникновение в типовую корпоративную локально- вычислительную сеть предприятия Научный.
Передача данных
Методы оценки времени отклика задач в двухъядерных системах реального времени СоискательГуцалов Н.В. Научный руководитель д.т.н., профессор Никифоров В.В.
Транксрипт:

Сложно-функциональный блок коммуникационной среды для систем на кристалле Илья Насонов ЗАО НТЦ «Модуль»

Содержание Коммуникационные схемы и требования к ним Архитектура коммутатора AXI Формальное представление архитектуры Средство проектирования коммутаторов Анализ различных реализаций Результаты работы 2ЗАО НТЦ "Модуль"

Блок коммуникационной среды 3ЗАО НТЦ "Модуль"

Требования Максимальное быстродействие – 600 МГц на технологии 65 нм Эффективная работа с одиночными запросами Методика разработки должна быть применима к другим шинным протоколам 4ЗАО НТЦ "Модуль"

Библиотека базовых элементов Элементы библиотеки – простейшие цифровые схемы: арбитры, декодеры, мультиплексоры, демультиплексоры, буферы FIFO. Все элементы широко параметризуемы 5ЗАО НТЦ "Модуль"

Узел с коммутацией каналов 6ЗАО НТЦ "Модуль"

Узел с коммутацией пакетов 7ЗАО НТЦ "Модуль"

Сравнение архитектур узлов Архитектура с коммутацией каналов + простая и быстрая по задержкам (13 ТЗ + декодер адреса) + конвейеризованные запросы к нескольким slave- устройствам одновременно - не поддерживает внеочередного выполнения транзакций Архитектура с коммутацией пакетов + внеочередное выполнение транзакций + меньше по аппаратуре - нет конвейеризованных обращений к нескольким slave- устройствам одновременно - более медленная (24 ТЗ) 8ЗАО НТЦ "Модуль"

Элементы архитектуры коммутатора 9ЗАО НТЦ "Модуль"

Средство проектирования коммутаторов 10ЗАО НТЦ "Модуль"

Типовая архитектура Полностью синхронная схема 4 slave-интерфейса и 4 master-интерфейса По 8 конвейеризуемых транзакций Минимальное время доступа на master- интерфейсе – 2 такта Технологические характеристики Максимальная частота работы Занимаемая площадь Архитектурные характеристики Производительность Время обработки запроса 11ЗАО НТЦ "Модуль"

Сравнение реализаций Архитектура Частота, МГц Площадь, тыс. мкм 2 Производи- тельность Время доступа NIC ,030%4,6 такта Комм. каналов 77028,665%2,5 такта Комм. каналов конвейеризованная 83349,265%5,6 такта Комм. пакетов 56935,231%3,4 такта Комм. пакетов конвейеризованная 69257,624%6,1 такта 12ЗАО НТЦ "Модуль"

Заключение Результаты работы Построено САПР для разработки коммутаторов AXI Опробована методика проектирования коммуникационных схем Дальнейшая работа Средства формального анализа архитектур Поддержка новых особенностей 13ЗАО НТЦ "Модуль"

Спасибо за внимание!