Проектирование системной панели для вычислительного комплекса «Эльбрус-3М1» Воробушков Василий Владимирович Руководитель: Каре Юлий Анатольевич Московский. - презентация

1 Проектирование системной панели для вычислительного комплекса «Эльбрус-3М1» Воробушков Василий Владимирович Руководитель: Каре Юлий Анатольевич Московский физико-технический институт (ГУ) ЗАО «МЦСТ»

2 Цель работы Создание системной панели для вычислительный комплекса «Эльбрус- 3М1», являющегося двухпроцессорной вычислительной системой, на базе микропроцессоров «Эльбрус» Основываясь на опыте предыдущих разработок устранить обнаруженные ранее недостатки системной панели.

3 Основные проблемы предыдущей конструкции системной панели Перекрестные помехи –Большое количество межсоединений Высокая плотность трассировки и монтажа –Недостаточное пространство для размещения всех компонентов и сигнальных шин Сохранение целостности сигнала и большое количество брака –Процессоры установлены в отдельных ячейках Кодозависимые ошибки –Одновременно переключающиеся сигналы в ПЛИС (SSO) Большое время доступа при обращении двух процессоров к памяти –Малая скорость работы памяти Не возможность трассировки памяти согласно спецификации –Разделенные контроллеры памяти

4 Методы решения проблем Переход к конструктиву EATX –Размещение всех компонентов на одной плате –Уменьшение перекрестных помех Размещение процессоров на самой системной панели –Улучшение целостности сигналов Переход на ПЛИС Altera Stratix2 EP2S130F1508C3. –Уменьшение эффекта одновременно переключающихся сигналов в ПЛИС (SSO) Переход от системы с четырьмя контроллерами к системе с тремя контроллерами –Уменьшение количества межсоединений –Компоновка контроллеров памяти в одной микросхеме Переход к памяти с интерфейсом DDR2 с частой 200МГц –Уменьшение времени доступа при обращение двух процессоров Использование 4 каналов памяти с двумя слотами памяти на каждом канале – возможность установить до 8 модулей памяти DDR2 суммарным объемом до 8Гбайт

5 Структурная схема панели ПЭ3М1

6 Структурная схема центральной части панели ПЭ3М1 Неразделенные контроллеры памяти Уменьшено количество межсоединений Используются более скоростные контроллеры памяти стандарта DDR2

7 Маршрут проектирования Структурная схема Принципиальная схема Трассировка печатной платы Моделирование Подготовка к производству Visio 2003 (Microsoft) Design Capture (Mentor Graphics) Expedition PCB (Mentor Graphics) HyperLynx (Mentor Graphics) CAM 350 (DownStream Technologies) AutoCAD (Autodesk)

8 Используемые стандарты. IPC standards A Server System Infrastructure (SSI) Specification version 3-61 DDR2 SDRAM SPECIFICATION revision JESD79-2A PCI Local Bus Specification revision 2.2

9 Структура слоев Сигнальные слои разделены сплошными слоями металлизации Рядом с каждым сигнальным слоем есть сплошной слой земли Минимизированы пересечения сигнальных линий с разрезами в сплошных слоях металлизации

10 Конструктивно-технологические ограничения (5-й класс точности) Размер платы, мм304,8 х 330,2 Толщина платы, мм3,13,1 Количество слоев16 Тип материалаFR4 Минимальный проводник, мм0,100 Минимальный зазор, мм0,127 Минимальное металлизированное отверстие, мм 0,250 Минимальный диаметр контактной площадки, мм 0,5

11 Основные используемые технологические нормы. Ширина проводника, мм0,127 Зазор проводник-проводник, мм0,2 Зазор проводник-КП,проводник- переходное отверстие, мм 0,127 Зазор металлизация- неметаллизированное отверстие, мм 0,6 Волновое сопротивление, Ом50 Минимальное металлизированное отверстие, мм 0,250 Минимальный диаметр контактной площадки, мм 0,5

12 Внешний вид панели ПЭ3М

13 Моделирование Перекрестные помехиСогласованность линий DDR2 CPUDCU

14 Внешний вид вычислителя вид сверху, без верхней крышки вид спереди, дверцы открыты вид сзади

15 Результаты работы БылоСтало Частота системной шины 66 МГц100 МГц Пропускная способность системной шины 16,9 Гбит/сек25,6 Гбит/сек Частота памяти 100 МГц200 МГц Пропускная способность памяти 12,8 Гбит/сек51,2 Гбит/сек