ПРОЦЕССОР i486 ПРОЦЕССОРЫ PENTIUM Архитектура Компьютеров2011. - презентация

1 ПРОЦЕССОР i486 ПРОЦЕССОРЫ PENTIUM Архитектура Компьютеров2011

2 ОСНОВНЫЕ ТЕМЫ ЛЕКЦИИ НОВЫЕ ВОЗМОЖНОСТИ ПРОЦЕССОРА i486 КОНВЕЙЕРЫ КОМАНД ПРОЦЕССОР PENTIUM ПРЕДСКАЗАНИЕ ВЕТВЛЕНИЙ Архитектура Компьютеров2011

3 НОВЫЕ ВОЗМОЖНОСТИ ПРОЦЕССОРА i486 Часто используемые операции в процессоре I486 выполняются за один цикл, что сравнимо со скоростью выполнения RISC-команд. Это достигнуто приме- нением ПЯТИСТУПЕНЧАТОГО КОНВЕЙЕРА КОМАНД. Восьмикилобайтный унифицированный КЭШ для кода и данных, соединенный с шиной пакетного обмена данными со скоростью 80/106 МБайт/с при частоте 25/33 МГц гарантируют высокую производительность системы даже с недорогими микросхемами динамической памяти (DRAM).

4 Новые возможности расширяют многозадачность систем. Оборудование на кристалле процессора гарантирует непротиворечивость КЕШ-памяти и поддерживает средства для реализации многоуровневого кэширования. Встроенная СИСТЕМА ТЕСТИРОВАНИЯ проверяет логику процессора, КЭШ-память и внутренние ресурсы поддержки постраничного преобразования адресов памяти. Возможности отладки включают в себя установку ловушек контрольных точек в выполняемом коде и при доступе к данным.

5 Частота системной шины определяет тактовую частоту процессора PCLK (без деления пополам, как у предыдущих процессоров). Элементарные действия внутри процессора (микроинструкции) выполняются по нарастающему и спадающему фронтам тактовой частоты, что усложняет триггеры схем управления по сравнению с предыдущими процессорами. В процессорах I486 впервые применено внутреннее умножение тактовой частоты для повышения быстродействия (486 DX2, 486 DX4).

6 Возможности процессора i486 включают в себя: Полная программная совместимость с ЦПУ 386 DX, 386 SX, процессорами 80286, 8086 и 8088; КОНВЕЙЕРНОЕ ВЫПОЛНЕНИЕ КОМАНД, перекрывающееся по времени с интерпретацией других команд; Модуль выполнения команд разработан так, чтобы выполнять часто встречающиеся операции за один цикл; 32-разрядный процессор для выполнения арифметических и логических операций;

7 Встроенный модуль обработки арифметических операций с плавающей точкой (FPU) для поддержки 32, 64 и 80-разрядных форматов, заданных в соответствии со стандартом IEEE 754 (объектно совместимом с 387 (TM) DX и 387 SX арифме- тическими сопроцессорами); Внутренняя 8 Кбайтовая КЭШ-память, которая обеспечивает быстрый доступ к часто используемым данным и командам; Сигналы управления шиной позволяют поддер- живать непротиворечивость КЭШа в много- задачных системах;

8 СЕГМЕНТАЦИЯ, одна из форм управления памятью для создания независимых, защищенных адресных пространств; ПОСТРАНИЧНОЕ РАЗБИЕНИЕ, одна из форм управления памятью, которая обеспечивает доступ к структурам данных, большим, чем доступное пространство памяти, путем хранения данных частично в памяти, частично на диске; Перезапускаемые операторы, которые позволяют перезапуск программы после исключения (необходимы для поддержки постраничного доступа к виртуальной памяти); Регистры отладки для аппаратной поддержки контрольных точек в командах и данных;

9 Процессор i486 предусматривает три режима выполнения программ: РЕЖИМ РЕАЛЬНОЙ (прямой) АДРЕСАЦИИ (называемый также «реальным режимом») эмулирует программную среду процессора 8086, с некоторыми дополнительными возможностями (такими, как возможность прервать данный режим). При перезагрузке процессор устанавливается именно в этот режим. ЗАЩИЩЕННЫЙ РЕЖИМ использует естественное множество 32-разрядных команд процессора. В данном режиме доступны все команды и все архитектурные возможности.

10 ВИРТУАЛЬНЫЙ РЕЖИМ 86 (режим V86) является другой формой эмуляции режима В отличие от режима прямой адресации, V86 совместим с защитой и управлением памятью. Процессор может установить режим V86 из защищенного режима, чтобы выполнить программу, написанную для процессора 8086, а затем, выйдя из режима V86, и продолжить выполнение программы в защищенном режиме.

11 ПРОЦЕССОРЫ PENTIUM В марте 1993 года фирма INTEL объявила о начале промышленных поставок 60-ти и 66-ти Мегагерцовых версий процессора PENTIUM. Название нового микропроцессора является зарегистрированной торговой маркой корпорации INTEL, поэтому в системах INTEL INSIDE микропроцессор 586 фигурировать не будет. Процессор PENTIUM, являясь программно совместимым с предыдущими процессорами, в то же время определяет новую точку отсчета в развитии архитектур фирмы INTEL. Именно с этого процессора активно начинает использоваться идеология параллельных систем, т.е. достижение высокой производительности будет обеспечиваться в первую очередь за счет мультимикропроцессорных средств процессра.

12 Использование субмикронной технологии в процессорах PENTIUM позволяет разработчикам фирмы INTEL располагать больше транзисторов на каждой подложке. Это сделало возможным увеличение количества транзисторов для семейства x86 от в 8086 процессоре до 1,2 миллионов в процессоре Intel486 DX2, с наивысшим достижением в PENTIUM процессоре. Выполненный по 0,8 микронной BiCMOS технологии, он содержит 3.1 миллиона транзисторов. Процессор PENTIUM включает все особенности процессора INTEL486 и имеет ряд новых существенных черт, таких как: СУПЕРСКАЛЯРНАЯ АРХИТЕКТУРА, вклю- чающая два конвейера и позволяющая за один такт процессора выполнить более одной команды;

13 ПРЕДСКАЗАНИЕ ВЕТВЛЕНИЙ В ПРОГРАМ- МЕ, что реализуется специальными логическими схемами, определяющими точку передачи управления в программе и обеспечивающими предварительную подготовку к выполнению опреде- ленных фрагментов программы; КОНВЕЙЕРНОЕ УСТРОЙСТВО для обработки данных с плавающей точкой (FPU); РАЗДЕЛЬНЫЕ КЭШ-ПАМЯТИ КОМАНД И ДАННЫХ емкостью 8 Кбайт каждая; для КЭШ- памяти команд (программ) не нужно производить запись в основную память при обновлении строк КЭШа;

14 Поддержка протокола обратной записи MESI (Modified/Exclusive/ Shared/Invalid) для кэш-памяти данных; 64-х битовая ШИНА ДАННЫХ обеспечивает обмен данными с системной платой со скоростью 270 МБайт/с; 32-х битовая ШИНА АДРЕСА; конвейеризация цикла магистрали; внутренний контроль на четность; расширение виртуального режима 8086, обеспечивающее увеличение производительности системы в данном режиме;

15 Термин «СУПЕРСКАЛЯРНАЯ АРХИТЕКТУРА» обозначает микропроцессорную архитектуру, которая содержит БОЛЕЕ ОДНОГО ВЫЧИСЛИТЕЛЬНОГО БЛОКА. Для ПРЕДСКАЗАНИЯ ВЕТВЛЕНИЙ В ПРОГРАММЕ процессор PENTIUM содержит ДВА БУФЕРА ПРЕДВЫ- БОРКИ КОМАНД, один из которых обеспечивает предвыборку команд на линейном участке, а другой служит для предвыборки команд в соответствии с алгоритмом функцио-нирования буфера целевого ветвления BTB (Branch Target Buffer). При выполнении программ с циклами – в небольшой АССОЦИАТИВНОЙ ПАМЯТИ, называемой буфером целевого ветвления – ВТВ, запоминаются адреса команд ветвления (как ТЭГ ячейки) и адреса, на которые необходимо переходить (ИНФОРМАЦИОННАЯ ЧАСТЬ ячейки).

16 При каждом последующем обращении к КЭШ- памяти команд для заполнения ОЧЕРЕДИ КОМАНД (буфера предвыборки команд) адрес ячейки памяти сравнивается с ТЕГами в ассоциативной памяти. Если произошло совпадение, – это означает, что в ОЧЕРЕДЬ КОМАНД записана команда условного перехода (в конце цикла). Еще до выполнения этой команды начинает заполняться вторая очередь команд с адреса, выбираемого из ИНФОРМАЦИОННОЙ ЧАСТИ ячейки ассоциативной памяти. Поэтому к моменту выполнения команды условного ветвления две очереди уже готовы выполнить: или ВОЗВРАТ К НАЧАЛУ ЦИКЛА или ЛИНЕЙНЫЙ УЧАСТОК ПРОГРАММЫ при выходе из цикла, т.е. переход выполняется без задержки.

17 Использование новых алгоритмов в устройстве обработки чисел с плавающей точкой (FPU) и методов конвейерной обработки позволили повысить быстродействие FPU по сравнению с процессором INTEL486 до 5 раз для многих команд, включая сложение, умножение, загрузку. Каждая КЭШ-память емкостью 8 Кбайт имеет длину строки 32 байта и является 2-х канальной наборно-ассоциативной памятью для преобразо- вания линейных адресов в физические. Обращение к КЭШ-памяти команд и данных может быть программно или аппаратно запрещено или разрешено. Каждая КЭШ-память имеет специальный буфер ассоциативной трансляции TLB (Trnslation Lookaside Buffer) для преобразования линейных адресов в физические.

18 КЭШ-память данных обеспечивает режим обратной (Write back) или сквозной (Write through) записи строка за строкой и поддерживает протокол MESI. Процессор PENTIUM использует 64-х битовую шину данных для увеличения скорости передачи данных. В процессоре поддерживаются режимы пакетного чтения и обратной записи для КЭШ-памяти (Burst Writeback). Кроме того, имеется возможность выполнения в конвейерном режиме двух циклов магистрали одновременно. Устройство управления памятью в процессоре PENTIUM обеспечивает поддержку страниц 4 Кбайт или 4 Мбайт.

19 Процессор PENTIUM содержит два усовер- шенствования, традиционно присущих большим ЭВМ – внутреннее определение ошибок и контроль за счет функциональной избыточности ( FCR ) – это помогает обеспечить целостность данных. Внутреннее определение ошибок дополняет битом четности внутренний код и кэширование данных, сдвиговую ассоциативную таблицу страниц, микрокод, а также целевой буфер перехода, помогая определять ошибки таким образом, что это остается незаметным и для пользователя, и для системы.

20 В то же время контроль с помощью функцио- нальной избыточности оптимизирован для приложений, критических к потерям данных, где PENTIUM процессор может работать в конфигурации основной/контролирующий. Если между двумя процессорами обнаруживаются разногласия, система извещается об ошибке. В результате происходит обнаружение более, чем 99% ошибок. Процессор содержит два КОНВЕЙЕРА КОМАНД U и V. U-конвейер может выполнять команды над данными целого и вещественного типов. V-конвейер выполняет простые команды над целыми, и команды FXCH над данными вещественного типа.

21 256 Буферы предвыборки Декодер команд Форм-тель адресов V-конв-рU-конв-р АЛУ 32бит Регистровый файл Кэш-память данных 8 КБайт Регистры Сумматор Умножитель Делитель FPU ПЗУ микрокоманд Устр-во управления ШинныйИнтерфейсШинныйИнтерфейс Кэш-память команд 8 КБайт Устройство предска- зания ветвлений Шина Данных 64 Шина Адреса 32 Шина Управления Архитектура процессора PENTIUM

22 КЭШ-ПАМЯТЬ ДАННЫХ имеет два порта, по одному для каждого из конвейеров и содержит буфер ассоциативной трансляции TLB для преобразования линейных адресов в физические, используемые КЭШ- памятью данных. КЭШ-ПАМЯТЬ КОМАНД, буфер целевого ветвления BTB и буферы предвыборки команд обеспечивают передачу выбранных команд в устройство обработки процессора PENTIUM. Адреса ветвления команд запоминаются в буфере целевого ветвления BTB. Буфер ассоциативной трансляции TLB кэш-памяти команд преобразует линейные адреса в физические, используемые кэш-памятью команд.

23 ОРГАНИЗАЦИЯ КОНВЕЙЕРА И ПОТОК КОМАНД Подобно процессору INTEL486, в процессоре PENTIUM используется ПЯТИСТУПЕНЧАТЫЙ КОНВЕЙЕР для обработки команд: предвыборка команд (PF-Prefetch); декодирование команд (D1-Instruction Decode); формирование адреса (D2-Address Generate); выполнение команды в АЛУ и доступ к кэш- памяти (EX-Execute); обратная запись (WB-Write Back).

24 Конвейер команд процессора INTEL 486 К1К2К4К3 К1К2К4К3 К1К2К4К3 К1К2К4К3 К1К2К4К3 PFР D1 D2 EX WB

25 Конвейер команд процессора PENTIUM PFР D1 D2 EX WB К1К3К7К5 К1К3К7К5 К2К4К8К6 К2К4К8К6 К1К3К7К5 К1К3К7К5 К2К4К8К6 К2К4К8К6 К1К3К7К5 К2К4К8К6 В процессоре PENTIUM ММХ в конвейер добавлены новые стадии.

26 УСТРОЙСТВО С ПЛАВАЮЩЕЙ ТОЧКОЙ FPU имеет 8-ступенчатый конвейер. Первые 5 ступеней он использует совместно с устройством для обработки целых данных: PF (предвыборка команд); D1 (декодирование команд); D2 (формирование адреса); EX (чтение регистров и памяти, преобразование данных из формата с плавающей точкой в формат для хранения в памяти и запись в память);

27 X1 (выполнение операции - ступень 1, включающее преобразование данного во внутренний формат FPU и запись операнда в регистры FPU); X2 (выполнение операции, ступень 2); WF (выполнение округления и запись результа в регистр); ER (сообщение об ошибке и модификация слова состояния).

28 ОСОБЕННОСТИ АРХИТЕКТУРЫ ПРОЦЕССОРА PENTIUM-90/100 Процессор PENTIUM-90/100 включает следующие нововведения по сравнению с процессором PENTIUM-60/66: повышение индекса производительности; поддержка дуального режима работы процессоров PENTIUM; возможность выбора соотношения частот работы процессора PENTIUM и магистрали; наличие локального контроллера прерываний в процессоре;

29 улучшенный режим управления потребляемой мощностью (SL Power Management). Процессор PENTIUM-90/100 реализован на основе 0,6 микронной BiCMOS технологии, использует питание 3,3 В, что обеспечивает уменьшение потребляемой мощности.

30 Вопросы для экспресс-контроля Особенности архитектуры процессора 486 Особенности конвейеров процессоров 486 и PENTIUM Методы повышения быстродействия процессоров PENTIUM Объясните работу блока предсказания ветвлений Особенности FPU процессоров PENTIUM

31 ЛЕКЦИЯ ОКОНЧЕНА СПАСИБО ЗА ВНИМАНИЕ