Скачать презентацию
Идет загрузка презентации. Пожалуйста, подождите
1
© Максимовская М.А., Центр образования 109
2
Логические операцииБазовые логические элементы Логическое умножениеЛогический элемент «И» Логическое сложениеЛогический элемент «ИЛИ» Инверсия (логическое отрицание)Логический элемент «НЕ» 1. Любая логическая операция комбинация трёх основных 2. На логические элементы подаются сигналы – электрические импульсы. 3. Есть импульс – логическое значение сигнала 1, нет импульса – логическое значение сигнала На вход ЛЭ поступают сигналы-аргументы, на выходе – сигналы-функции. 5. Преобразование сигнала ЛЭ-м задаётся таблицей состояния. Таблица состояния = таблица истинности соответствующей логической функции.
3
А (0, 0, 1, 1) В (0, 1, 0, 1) F (0, 0, 0, 1) И А (0, 0, 1, 1) В (0, 1, 0, 1) F (0, 1, 1, 1) ИЛИ А (0, 1) F (1, 0) НЕ
4
Все математические операции в процессоре сведены к сложению двоичных чисел. При сложении двоичных чисел образуется сумма в данном разряде и возможен перенос в старший разряд: СлагаемыеПереносСумма АВРS Р = А & B S = (A B) & (А & B)
5
AB A B A & B (A B) & (A & B) А В A & B И ИЛИ НЕ И A & B A B (A B) & (A & B) (P) (S)
6
Имеет : три входа – А, В, Р 0 (перенос из младшего разряда, нет в полусумматоре) два выхода – S (сумма) и P (перенос) СлагаемыеПеренос из младшего разрядаПереносСумма АВР0Р0 РS P = (A & B) (A & P 0 ) (B & P 0 )S = (A B P 0 ) & P 0 (A & B & P 0 ) Многоразрядный сумматор. Состоит из полных одноразрядных сумматоров. На каждый разряд ставится одноразрядный сумматор. Выход (перенос) сумматора младшего разряда подключён к входу сумматора старшего разр.
7
Важнейшая структурная единица оперативной памяти компьютера и внутренних регистров процессора. Триггер позволяет запоминать, хранить и считывать информацию. Каждый триггер хранит 1 бит информации. ИЛИ НЕ S(1) Q (триггер запомнил 1) R(1) (сброс) 0 0 (обычное состояние) 1 0 Чтобы сбросить информацию и подготовиться к приёму новой
Еще похожие презентации в нашем архиве:
