ПАМЯТЬ КОМПЬЮТЕРА ОРГАНИЗАЦИЯ КЭШ-ПАМЯТИ Архитектура Компьютеров2011. - презентация

1 ПАМЯТЬ КОМПЬЮТЕРА ОРГАНИЗАЦИЯ КЭШ-ПАМЯТИ Архитектура Компьютеров2011

2 ОСНОВНЫЕ ТЕМЫ ЛЕКЦИИ ЭНЕРГОНЕЗАВИСИМАЯ ПАМЯТЬ ТИПЫ ДИНАМИЧЕСКОЙ ПАМЯТИ МОДУЛИ ДИНАМИЧЕСКОЙ ПАМЯТИ ОРГАНИЗАЦИЯ КЭШ-ПАМЯТИ МЕТОДЫ ЗАПИСИ КЭШ-ПАМЯТИ Архитектура Компьютеров2011

3 ПАМЯТЬ КОМПЬЮТЕРА Чтобы процессор мог выполнять программы, они должны быть загружены в Оперативное Запоминающее Устройство (ОЗУ) или Постоянное Запоминающее Устройство (ПЗУ). К данным, находящимся в памяти, процессор имеет непосредст- венный доступ, а к периферийной памяти (гибким и жестким дискам) – через буфер, недоступный пользователю. Только после того, как программа будет загружена в RAM с внешнего носителя, возможна дальнейшая ее работа. Основное назначение ОЗУ (Random Access Memory – RAM – память с произвольным доступом) – запись, хранение и считывание информации. Недостаток оперативной памяти состоит в том, что она временная, т.е. при отключении питания – информация в ней полностью разрушается.

4 Классификация микросхем памяти Динамическая ОЗУ Статическая ОЗУ Энергонезависима я Асинхрон. Синхрон. Асинхрон. Синхрон. Не перепрог р Перепро- грамир. DRAMSDRAMSRAMSB RAMROMEPROM FPM DRAM ESDRAMPB SRAMPROMEEPROM EDO DRAM DDR SDRAM Flash EEPROM BEDO DRAM SLDRAM FRAM, MRAM EDRAMRDRAM

5 ЭНЕРГОНЕЗАВИСИМАЯ ПАМЯТЬ ЭНЕРГОНЕЗАВИСИМАЯ ПАМЯТЬ (NVRAM – Non Volatile Random Access Memory) используется для хранения и считывания стартовых программ компьютеров (BIOS), конфигурации периферийных устройств, скэн-кодов клавиатуры и др. Основные типы энергонезависимой памяти: ROM (Read Only Memory – память только для считы- вания) программируется на заводе-изготовителе. Для изменения кода необходимо разрабатывать новую микросхему. PROM (Programmable ROM) программируются пользо- вателем однократно на специальном программаторе. EPROM (Erasable Programmable ROM) – стираемые и многократно (обычно, несколько десятков раз) перепрограммируемые постоянные запоминающие устройства. Стирание записанной информации осуществляется ультра- фиолетовыми или рентгеновскими лучами. Запись производится в специальном программаторе.

6 EEPROM (Electrically Erasable Programmable ROM) – электрически стираемая и перезаписываемая постоянная память. Flash EEPROM (или Flash Memory) может быть перезаписана без помощи специального программатора, а непосредственно в РС. Большинство микросхем BIOS относятся к типу Flash EEPROM. Для установки новой версии BIOS необходима специальная программа («прошивальщик»), которая поставляется вместе с материнской платой (на дискете или компакт-диске), и файл новой версии BIOS. Основное преимущество Flash EEPROM – малое время доступа при считывании, малая длительность процесса стирания-программирования и большое количество циклов перепрограммирования (до нескольких тысяч).

7 FRAM (Ferroelectric RAM) отличаются от традиционной кремниевой технологии производства микросхем памяти – применением сегнетоэлектрической пленки на основе сплавов оксидов металлов (титана, циркония, свинца и др.). При подаче электрических сигналов изменяется ориентация магнитных диполей в кристалле, которая сохраняется сколь угодно долго и при отключении питания. FRAM имеет преимущества обычной RAM (возможность записи и считывания), высокую скорость записи-считывания и преимущества ROM (энергонезависимость). Время доступа – порядка 160 нс. В MRAM принцип действия основан на зависимости сопротивления материала от приложенного магнитного поля. Время переключения ячеек MRAM может достигать единиц наносекунд. Максимальный объем памяти микросхем FRAM невелики – до 8 Мб и еще меньше для MRAM.

8 ТИПЫ ДИНАМИЧЕСКОЙ ПАМЯТИ В микросхемах DRAM (Dynamic Random Access Memory) информация сохраняется в виде зарядов на микроскопических конденсаторах (емкостью около Фарад), которые относительно быстро разряжаются даже при использовании качественного диэлектрика с сопротивлением Ом. При такой малой емкости (и напряжении логической единицы порядка 1..2 Вольта) на одном конденсаторе накапливается всего около электронов! Среднее время утечки заряда при современных микроскопических размерах конденсаторов ячеек динамической памяти составляет десятки миллисекунд. Значит, заряд каждой ячейки нужно восстанавливать (регенерировать) на протяжении данного отрезка времени, иначе информация, хранящаяся в памяти, будет утеряна.

9 Особенностью микросхем динамической памяти является уменьшенное в два раза количество выводов адресной шины, т.е. адресная информация передается в микросхему памяти за два цикла через мультиплексированную во времени адресную шину. Поэтому адресация ячеек динамической памяти происходит в два этапа : сначала внутри микросхемы памяти фиксируется в регистре адрес строки по сигналу RAS (Row Address Strobe); после этого по сигналу CAS (Columm Address Strobe) выбирается нужный столбец и микропроцессор может записать или считать данные из памяти.

10 Структурная схема адресного ЗУ A(m-1) A(0) RG. DC X DC Y HK УУ УЗУС DI DO RAS, CAS CS RD/WR

11 Таким образом, для чтения одной ячейки памяти необходимо пять тактов синхронизации: 1. установить адрес строки; 2. зафиксировать его в регистре по сигналу RAS; 3. установить адрес столбца; 4. выбрать столбец по сигналу CAS; 5. прочитать данные на выходе. При этом каждая ячейка памяти адресуется независимо от другой. Обычная DRAM работает по схеме

12 Развитием микросхем динамической памяти являются FPM-DRAM (Fast Page Mode DRAM – память с быстрым доступом к странице-строке). В настоящее время они имеются в виде SIMM модулей во многих I486 и PENTIUM компьютерах. При использовании FPM-DRAM обращение происходит гораздо быстрее, чем для классических DRAM. Причина этого заключается в том, что адрес строки нужно фиксировать только один раз (по сигналу RAS), а следующие друг за другом ячейки памяти можно считывать с этой строки, используя только сигнал CAS. Таким образом, FPD DRAM работает по схеме в пределах одной строки. При необходимости чтения ячейки из другой строки нужно выполнить полный цикл чтения.

13 EDO-DRAM (Extended Data-Out DRAM - память с усовершенствованным выходом) по своей конструкции почти такая же, как и FPM-DRAM. Различие состоит в том, что после считывания информация сохраняется на шине данных, даже если сигнал CAS (адрес столбца) уже не активен. Благодаря наличию выходного буферного регистра данных в микросхемах EDO-DRAM, процессор может уже во время считывания одних данных (пятый такт синхронизации) задавать адрес следующих ячеек (третий такт синхронизации), т.е. использовать конвейерные циклы магистрали. Такой механизм работает по схеме в пределах одной строки и функционирует только при операции считывания.

14 Микросхемы Burst-EDO-DRAM (пакетная EDO DRAM) еще быстрее и могут использоваться только на современных материнских PENTIUM платах. Контроллер памяти адресует DRAM уже не построчно, а записывает и считывает данные пакетами. Один пакет (Burst) состоит из четырех двойных слов, т.е. имеет ширину 4*32 бита. При чтении первой ячейки ее адрес записывается во внутренний регистр-счетчик и с каждым стробом CAS адрес автоматически увеличивается (при этом адрес следующих ячеек вообще не передается). Таким образом, на чтение первой ячейки затрачивается, как и всегда, 5 тактов, зато последующие ячейки идут подряд, реализуя схему Следующая ячейка в новом пакете считывается с предоставлением полного адреса. Быстрое обращение к памяти возможно благодаря тому, что Burst-EDO-DRAM разгружает процессор при формировании адресов столбцов в пакете, что происходит как при считывании, так и при записи.

15 Микросхемы SDRAM (Synchronous DRAM - синхронные DRAM) содержат два независимых массива ячеек (банка). Это позволяет обращаться к ячейке памяти одного банка, пока заканчиваются переходные процессы во втором банке. При обращении к каждому из банков поочередно можно вдвое увеличить быстродействие. Если EDO DRAM работает при частоте максимум 66 МГц, то двух банковая SDRAM может с легкостью работать на частоте 100 МГц или 133 МГц. Имея встроенный счетчик адресов, она позволяет выполнять чтение и запись в пакетном режиме, как BEDO DRAM (Burst EDO DRAM), только длина пакета может программироваться на 1, 2, 4 или 8 адресов, кроме того, есть возможность произвести чтение всей строки в пакетном режиме. Как и BEDO DRAM, SDRAM позволяет читать пакет по схеме , только уже на частоте 100 МГц и выше.

16 Микросхемы SDRAM могут работать на частотах 66 МГц (стандарт РС66), 100 МГц (стандарт РС100) и 133МГц (РС133). Теоретически память РС66 может выдать 533 MBps, память РС100 – до 800 MBps, а РС133 – до 1,06 MBps. Однако часть времени ячейка памяти недоступна в связи с обновлением содержимого, поэтому реальная пропускная способность в лучшем случае в два раза меньше. Реальная скорость модуля памяти зависит от задержки выдачи сигнала CAS (латентность выдачи сигнала CAS может принимать значения 2 или 3). Например, первые модули памяти РС133 имели латентность CAS-3 и по скорости работы они не сильно отличались от модулей РС100 CAS-2.

17 SDRAM 2 или DDR SDRAM (Double Date Rate – Удвоенная скорость передачи данных) являются следующим поколением SDRAM. В отличии от SDRAM передача данных осуществляется по нарастающему и спадающему фронтам тактового сигнала системной шины, что позволяет повысить быстродействие в 2 раза. Для памяти DDR SDRAM общепринятым являются несколько обозначений : например, DDR226 или РС2100. Первое указывает частоту, с которой передаются данные (в этом примере 266 МГц, но сам модуль работает на частоте 133 МГц), второе – теоретическую пропускную способность модуля памяти – 2100 MBps.

18 На сегодняшний день существуют несколько типов DDR-памяти, отличающихся по скорости: DDR200 (100 МГц), РС1600 MBps. DDR266 (133 МГц), РС2100 MBps. DDR333 (166 МГц), РС2700 MBps. DDR400 (200 МГц), РС3200 MBps. Каждый модуль может обладать латентностью CAS, равной 2, 2,5 или 3. Тестирования показывают, что выигрыш от применения DDR (вернее проигрыш при использовании SDRAM) для платформы AMD составляет до 25%, а для платформы INTEL PENTIUM 4 – до 30%.

19 Direct Rambus DRAM (RDRAM) – новая технология, подразумевающая наличие усовершенствованных микросхем памяти Base RDRAM и так называемого RAMBUS-канала, включающего высокоскоростную 16-ти разрядную (18 разрядов для микросхем, поддерживающих ЕСС) шину данных с тактовой частотой 400 МГц и специализированный контроллер памяти со сложной конвейеризацией потоков данных. Применяется DDR-технология передачи данных и командно-адресной информации по нарастающему и спадающему фронтам сигнала. За счет применения интеллектуального контроллера канала эффективность передачи RAMBUS-канала может достигать 98%. Новое поколение RDRAM имеет увеличенную тактовую частоту (533 и даже 800 МГц) и расширенную до 32 бит и 64 бит шину данных. Недостатком RDRAM является высокая цена.

20 SLDRAM (SyncLinc DRAM) – создавалась как дешевая альтернатива RDRAM. Стандарт SLDRAM предусматривает протокол пакетной передачи адреса, используется 16-ти разрядная шина данных с передачей по восходящим и спадающим фронтам на частоте 400 МГц.

21 ТИПЫ ПАМЯТИ Официальное название РС 100 РС 133 РС 1600 РС 2100 РС 2700 РС 3200 РС 800 РС 4200 Неофициальн название DDR 200 DDR 266 DDR 333 DDR 400 PC 1066 Неправильн. название РС 200 РС 266 РС 333 РС 400 Тип памятиSDRAMDDR SDRAMRD RAM Частота, МГц Частота обмена, МГц Теорет. Проп. Способн. MBps

22 МОДУЛИ ДИНАМИЧЕСКОЙ ПАМЯТИ КОМПЬЮТЕРА IBM PC В настоящее время имеются 4 вида модулей памяти : 30-ти контактные SIMM (Single-Inline Memory Module); 72-х контактные SIMM; 2*71 контактные SO-DIMM (Small Outline Dual-Inline Memory Module); 168-ми контактные DIMM (Dual-Inline Memory Module). 30-ти контактные SIMM в настоящее время сохранились только в старых I386 и I486 компьютерах. Ширина шины данных такого модуля составляет только 8 бит. Для образования банка памяти с разрядностью 32 бита на материнской плате необходимо иметь 4 таких модуля памяти. Такие SIMM имеются с контролем четности (Parity) и без него. Емкость 30-ти контактных SIMM составляет : 256 Кбайт, 1, 4 или 8 Мбайт.

23 Более современными являются 72-х контактные SIMM, называемые также PS/2 модулями. Они имеют два ряда контактов, отделенные друг от друга канавкой. Ширина шины данных такого модуля 32 бита. Емкость PS/2 модулей составляет 4, 8, 16, 32 или 64 Мбайта. В компьютерах I486 может быть один или несколько SIMM модулей памяти. В компьютерах PENTIUM эти модули должны всегда вставляться попарно, т.к. ширина шины данных процессора составляет 64 бита. Существуют 72-х контактные SIMM модули с контролем четности и ЕСС (Error Checking and Correction). 168-ми контактные DIMM модули памяти SDRAM имеют 64-х битовую шину данных. Поэтому для PENTIUM компьютеров достаточно одного такого модуля (или более). Однако, в High-End-системах даже DIMM модули необходимо устанавливать на материнской плате попарно. Это связано с тем, что когда процессор обращается к одному банку памяти, то в другом происходит регенерация данных. Таким образом ускоряется работа памяти.

24 Миниатюрные 2*71 контактные SO-DIMM модули устанавливаются в ноутбуках. Ширина шины данных составляет всего 32 бита. Поэтому в PENTIUM ноутбуках эти модули устанавливаются попарно. Имеются SIMM модули памяти с контролем четности и без него. Для бита четности нужна еще одна микросхема памяти на SIMM модуле. Однако, многие материнские платы не используют бит четности. Поэтому можно встретить SIMM модули без контроля на четность. Некоторые производители заменяют микросхему памяти бита четности дешевой логической ячейкой, формирующей из выходных сигналов микросхем памяти псевдо-бит четности. Такие модули использовать не рекомендуется.

25 ОРГАНИЗАЦИЯ КЭШ-ПАМЯТИ Если от типа процессора зависит количество адресуемой памяти, то быстродействие используемой оперативной памя- ти – во многом определяет скорость работы процессора, а в конечном итоге влияет на производительность всей системы. Практически любой IBM PC-совместимый компьютер оснащен оперативной памятью, выполненной на микросхемах ДИНАМИЧЕСКОГО ТИПА С ПРОИЗВОЛЬНОЙ ВЫБОР- КОЙ – DRAM (Dinamic Random Access Memori). Каждый бит такой памяти представляется в виде наличия (или отсутствия) заряда на элементарном конденсаторе, образованном в структуре полупроводникового кристалла. Другой тип памяти - СТАТИЧЕСКИЙ (SRAM – Static RAM) - в качестве элементарной ячейки памяти использует статический триггер.

26 Если для реализации одного запоминающего элемента динамической памяти требуется 1..2 транзистора (по одному транзистору для дешифрации каждого запоминающего элемента, а остальные транзисторы – на построение буферов и дешифраторов) то для статической - их число возрастает до Поэтому на одном кристалле кремния удается разместить несколько сотен миллионов ячеек динамической памяти, но их быстродействие в большинстве случаев составляет нс. Дополнительное время требуются также для регенерации содержимого динамической RAM, что снижает быстродей- ствие всей системы. Однако, по критерию, учитывающему информационную емкость и стоимость, этот тип памяти во многих случаях предпочтительнее статической. Статический тип памяти обладает высоким быстродействием (2..10 нс) и, как правило, используется для организации КЭШ-памяти.

27 Функционально КЭШ-память предназначена для согласования скорости работы сравнительно медленных устройств, таких, например, как динамическая память – DRAM, с относительно быстрыми микропроцессорами. Применение КЭШ-памяти началось с процессоров I80386, работающих на частотах 33 МГц и более. Период тактовой частоты PCLK составляет 30нс и менее, а обычные динамические RAM имеют время выборки нс. Поэтому процессор вынужден простаивать по 1..2 периода тактовой частоты (формируя такты ожидания). Если всю оперативную память выполнить на основе быстродействующей статической памяти (SRAM), то это существенно увеличит стоимость всего компьютера. Поэтому применение КЭШ-памяти обеспечивает разумный компромисс между стоимостью и производительностью всей системы.

28 Особое значение КЭШ-память имеет для МП, работающих с умножением внешней тактовой частоты (процес- соры I80486 и последующие). Внутри МП размещается КЭШ- память первого уровня (Level 1, L1), работающая на внутрен- ней повышенной частоте, - и поэтому не снижающая быстро- действие внутренних функциональных устройств: АЛУ, сопро- цессора, схем управления памятью и др. Объем внутренней КЭШ-памяти колеблется от 0,5 Кбайт до 32 Кбайт и более. Кроме этого на системной плате устанавливается внешняя КЭШ-память второго уровня (L2), объемом 256 или 512 Кбайт и более на основе микросхем статического ОЗУ (SRAM) с временем доступа нс. При этом основная память, объемом несколько десятков или сотен МБайт, выполнена на обычных модулях с временем выборки нс. Заметим, что работа КЭШ-памяти практически «прозрачна», т.е. невидима для пользователя. В современных компьютерах КЭШ-память находит также применение в устройствах управления внешними дисковыми накопителями для выравнивания скорости обмена при перемещении головок записи/чтения между дорожками.

29 Архитектура КЭШ-памяти Архитектура КЭШ-памяти определяется тем, каким образом достаточно большая по размеру основная память отображается на сравнительно небольшой КЭШ. Существует три разновидности отображения: КЭШ-память с прямым отображением (Direct-mapped Cache); частично или наборно-ассоциативная КЭШ (Set-associative Cache); полностью ассоциативная КЭШ (Fully Associative Cache). Самой простой организацией обладает КЭШ-память С ПРЯМЫМ ОТОБРАЖЕНИЕМ. Допустим, что гипотетичес- кий МП использует 10-ти разрядный адрес, т.е. объем памяти равен 2 10 = 1024 байт. Размер КЭШа составляет 8 строк (line), а длина каждой строки 8 байт, т.е. объем КЭШа - 64 байта. С учетом объема КЭШа вся адресуемая память МП разделяется на 1024 / 64 = 16 разделов (блоков), каждый из которых имеет свой признак - тэг (tag).

30 В какой-то момент времени МП обращается к ячейке оперативной памяти с адресом b. Для КЭШ-памяти этот адрес подразделяется на три части. В данном случае три младших разряда называются смещением (offset) и полностью определяют положение каждого из восьми байт в строке tag Адрес offsetlinetag Строка 0 Строка 1 Строка 7 ХХ

31 Только в том случае, если тэг строки КЭШа совпадает со значением, определяемым старшими разрядами адреса, - операнд считывается из КЭШ-памяти в процессор. В противном случае чтение операнда должно идти из основной памяти или информация в строке КЭШа должна быть заменена. Разумеется, в случае ее замены - меняется и значение ее тэга. Преимуществом архитектуры КЭШ-памяти с прямым отображением являются сравнительно низкие затраты, поскольку требуется всего лишь одна операция сравнения тэгов. Недостатки ее, впрочем, также очевидны. Например, если два раздела (блока) данных основной памяти, используемые одинаково часто, претендуют на одну и ту же строку в КЭШе. Внешняя КЭШ-память с прямым отображением используется в системах с 386-м процессором (КЭШ- контроллер - I82385), а внутренняя - в микропроцессоре DEC Alpha

32 ПОЛНОСТЬЮ АССОЦИАТИВНАЯ АРХИТЕКТУРА ПОЛНОСТЬЮ АССОЦИАТИВНАЯ АРХИТЕКТУРА КЭШ-памяти предусматривает разделение адреса ячейки памяти только на две части младшие разряды - смещение в строке (offset) и старшие разряды - информация о тэге (tag). В этом случае количество разделов (блоков) основной памяти равно: 1024 / 8 = 128. Полностью ассоциативная архитектура решает проблему конфликта адресов, однако сама КЭШ-память требует для своей реализации больших аппаратных затрат, поскольку значения тэгов должны сравниваться для всех линий КЭШа.

33 tag tag Адрес offset Строка 0 Строка 1 Строка 7 ХХ Полностью ассоциативная КЭШ-память

34 НАБОРНО-АССОЦИАТИВНЫЙ КЭШ Разумным компромиссом между двумя рассмотренными архитектурами является НАБОРНО-АССОЦИАТИВНАЯ ОРГАНИЗАЦИЯ КЭШ-ПАМЯТИ. В этом случае несколько линий (две, четыре, восемь) объединяются в наборы, и средние биты адреса определяют не конкретную линию (как в прямом отображении), а набор. Сравнение тэгов (со значением старших разрядов) производится только для линий, входящих в набор. Подобную структуру внутренней КЭШ-памяти имеют подавляющее большинство процессоров (486DX, 486DX2, 486DX4, Pentium и др.). По количеству линий КЭШа, входящих в набор, такая архитектура может называться : 2-х входовой (2-way set associative), 4-х входовой (4-way set associative) и т.д.

35 tag Адрес СмещениеНабор tag Строка 0 Строка 1 ХХ Строка Двухвходовая наборно-ассоциативная КЭШ-память

36 МЕТОДЫ ЗАПИСИ КЭШ-ПАМЯТИ МЕТОД СКВОЗНОЙ ЗАПИСИ (Write Through) - предполагает наличие двух копий данных - одной в основной памяти, а другой – в КЭШ-памяти. Каждый цикл записи процессора в память идет через КЭШ. Это обуславливает высокую загрузку системной магистрали, т.к. на каждую операцию модификации данных приходятся две операции записи. Поэтому каждое обновление содержимого КЭШ-памяти ощутимо сказывается на работе шины. С другой стороны, МП по-прежнему вынужден ожидать окончания процесса записи в основную память.

37 МЕТОД БУФЕРНОЙ ЗАПИСИ МЕТОД БУФЕРНОЙ ЗАПИСИ (Buffered Write Through) – позволяет уменьшить загрузку магистрали, так как процесс записи выполняется в FIFO - буфер (First Input - First Ounput - первым вошел - первым вышел). Поэтому цикл записи для МП заканчивается практически мгновенно (когда данные записаны в буфер), хотя информация в основной памяти еще не сохранена. Сам же МП может выполнять дальнейшую обработку команд. Соответствующий контроллер должен заботится о том, чтобы своевременно "опустошать" заполненный буфер. А микропроцессор полностью освобожден от работы с основной памятью.

38 МЕТОД ОБРАТНОЙ ЗАПИСИ МЕТОД ОБРАТНОЙ ЗАПИСИ (Write Back) - цикл записи МП происходит сначала в КЭШ-память, если там присутствует адрес приемника. Если адреса приемника в КЭШ-памяти нет, то информация записывается непосредственно в память. Каждый раз, когда микропроцессору требуется информация, отсутствующая в КЭШе (cache-miss), он вынужден обращаться через системную шину к основной оперативной памяти. После этого обычно принимается решение, должна ли происходить замена строки КЭШ-памяти и какая конкретно строка КЭШа будет заменена. Для этого используется встроенный контроллер LRU (Last Recentl Used), который обновляет именно ту строку, которая используется менее интенсивно.

39 Содержимое основной памяти обновляется только тогда, когда из КЭШ-памяти в нее записывается полная строка данных. Прежде чем будет произведена замена содержимого строки КЭШа на новую строку из памяти, старая строка должна быть перезаписана в основную память (если в нее производилась запись от МП). Данные в этой строке не совпадают с данными в основной памяти и являются единственной действительной копией. В противном случае произойдет нарушение целостности данных. Во избежании подобной ситуации каждая строка КЭШа содержит служебные биты, которые устанавливаются после операции записи данных в строку. При замене строки КЭШа эти биты указывают на необходимость сохранения старой строки в основной памяти. Преимуществом данного метода записи является намного меньшая загрузка системной шины. Используется в МП Pentium и последующих.

40 Вопросы для экспресс-контроля Перечислите основные особенности и области применения энергонезависимой памяти. Чем определяется время доступа к ячейкам DRAM? Что обозначают цифры DDR-400, HC3200? Назначение и уровни КЭШ-памяти. Перечислите 3 архитектуры КЭШ-памяти и назовите из преимущества и недостатки. Назовите методы записи КЭШ-памяти.

41 Лекция окончена СПАСИБО ЗА ВНИМАНИЕ