Модуль 2. Синтез цифровых автоматов без памяти (комбинационных схем) на логических элементах разной степени интеграции 1/34Теория автоматов. Модуль 2 1. - презентация

1 Модуль 2. Синтез цифровых автоматов без памяти (комбинационных схем) на логических элементах разной степени интеграции 1/34Теория автоматов. Модуль Определение анализа и синтеза КС. Оценка качества КС Особенности построения комбинационных схем в монофункциональном базисе И – НЕ, ИЛИ – НЕ Учет ограничений на число входов логических элементов Синтез КС с несколькими выходами (или построение КС для системы логических уравнений) Синтез типовых узлов комбинационного типа: Синтез одноразрядного сумматора [SM];Синтез Многоразрядный сумматор с последовательным переносом;Многоразрядный сумматор с последовательным Многоразрядный сумматор с параллельным переносом.Многоразрядный сумматор с параллельным Дешифраторы [DC];Дешифраторы Шифраторы [CD];Шифраторы Мультиплексоры [MUX] и демультиплексоры [DMX].Мультиплексорыдемультиплексоры

2 Определение анализа и синтеза КС Анализ КС. Для каждого элемента необходимо выписать функцию, отображающую его непосредственные связи, двигаясь от выхода схемы в направлении её входов. На втором этапе, применяем к полученной системе функций метод подстановки до тех пор, пока для каждого выхода не получим функцию, выраженную только через входные переменные: y = x 5 x 6 = (x 1 x 2 ) (x 3 +x 4 ) 2/34Теория автоматов. Модуль 2 & 1 =1 x1x1 x2x2 x3x3 x4x4 y x5x5 x6x6 Синтез КС – построение схемы для некоторого функционального узла по заданным условиям его работы в цифровом устройстве. Под заданными условиями понимается число входов и выходов данного узла, а так же принцип соответствия двоичных наборов для входных и выходных переменных. Этапы синтеза: формализация условий работы (функционирования) схемы или узла, сводящаяся к составлению таблицы истинности для каждого выхода схемы; получение булевых выражений, описывающих работу узла или схемы и их минимизация; приведение полученных выражений к виду, соответствующему заданному логическому базису или системе ЛЭ; построение КС. При проведении практических работ по синтезу КС могут выполняться не все действия из указанных четырёх, так как некоторые могут быть уже выполненными или не быть актуальными.

3 Оценка качества КС. Быстродействие Критериями оценки качества комбинационной схемы являются её быстродействие и сложность (аппаратурные затраты). Быстродействие КС определяется интервалом времени между фронтами сигналов на входах и выходах КС, измеренными на уровне половины единичного уровня (0.5 U 1 ). 3/34Теория автоматов. Модуль 2 0,5U 1 U вх U вых t t Временные диаграммы работы инвертора y x1x1 x2x2 x3x3 ЛЭ Задержка ЛЭ без задержки Модель элемента с учётом задержки При последовательном соединении ЛЭ задержка в распространении сигнала t зад. р увеличивается и, в первом приближении, суммируется на число элементов цепи: t зад. р. цепи = n х t зад. р. лэ. a b x y Для КС с несколькими выходами задержка t зад. р указывается для каждого выхода относительно соответствующего входа при фиксированных значениях сигналов на других входах, например, для схемы: t зад(а y)|b=const = ……

4 Оценка качества КС. Сложность Под глубиной КС понимается максимальное число элементов, расположенных на пути распространения сигнала от входа к выходу. Сложность КС оценивается по-разному, при этом при разработке КС функциональных узлов вычислительной техники используются следующие два критерия: 1. Сложность С по Квайну ( W.V. Quine): С = «суммарное число входов используемых ЛЭ в КС». Инверсный вход засчитается за два. 2. Если схема рассматривается на уровне простых ЛЭ, то её сложность М можно оценить в виде суммарного числа используемых ЛЭ в КС. 4/34Теория автоматов. Модуль 2

5 Закон отрицания Логический базис функций ДНФ (дизъюнктивная нормальная форма) и КНФ (конъюнктивная НФ), а именно элементы И, ИЛИ, НЕ, не являются естественными для существующих транзисторных технологий, т. к. элементы И и ИЛИ являются более сложными, чем элементы И-НЕ и ИЛИ–НЕ соответственно. При выполнении логических преобразований полезно использовать закон отрицания, в соответствии с которым для получения отрицания булевой функции необходимо аргументы в двойственной ей функции заменить их отрицаниями. 5/34Теория автоматов. Модуль 2 Двойственная функция для искомой функции f получается взаимной заменой операции И и ИЛИ, а также констант 1 и 0.

6 Взаимные преобразования элементов И, ИЛИ, И-НЕ, ИЛИ-НЕ на основе закона отрицания 6/34Теория автоматов. Модуль 2 Операция инвертирования на элементах И-НЕ и ИЛИ-НЕ & 1 1 & 1

7 1. Построение комбинационных схем в монофункциональном базисе И – НЕ, ИЛИ – НЕ 7/34Теория автоматов. Модуль 2 1. Исходное логическое выражения приведено в булевом базисе в форме ДНФ. Произведём реализацию КС в базисах И-НЕ, ИЛИ-НЕ x1 X3X3 y C=6 1 x1x1 X3X3 y C=6 Базис И-НЕ y Базис ИЛИ-НЕ

8 2. Построение комбинационных схем в монофункциональном базисе И – НЕ, ИЛИ – НЕ 8/34Теория автоматов. Модуль 2 2. Исходное логическое выражения приведено в булевом базисе в форме КНФ. Произведём реализацию КС в базисе ИЛИ-НЕ и в базисе И-НЕ 1 1 $& C= 6 Базис ИЛИ-НЕ x2x2 x1x1 x1x1 x2x2 x3x3 x3x3 x4x4 x4x4 у 1 C= 7 Базис И-НЕ у

9 Заключение к вопросу «Построение комбинационных схем в многофункциональном базисе И – НЕ, ИЛИ – НЕ» 9/34Теория автоматов. Модуль 2 Если сложность исходных логических выражений в форме ДНФ и КНФ одинакова, рекомендуется придерживаться следующего простого правила: – если схема строится на элементах И-НЕ, то исходное выражение должно быть представлено в ДНФ, – если схема реализуется на элементах ИЛИ-НЕ, то исходное выражение должно быть представлено в КНФ

10 Учет ограничений на число входов логических элементов 10/34Теория автоматов. Модуль 2 Решение. Осуществляется декомпозиция логического терма на части или под термы. При этом ранг подтермов должен соответствовать числу входов используемых ЛЭ. Решение усложняется, если исходный терм имеет групповое отрицание. В этом случае наиболее простой подход заключается в выделении подтермов с нужным числом элементов p операцией двойного отрицания. Рассмотрим пример построения КС на элементах И-НЕ с двумя входами (2И-НЕ). Не трудно подсчитать, что сложность схемы, построенной без учёта ограничения на число входов (инвертор, 2 элемента 2И-НЕ и 2 элемента 3И-НЕ), равно 11.Итак:С1=11. Число элементов 2И-НЕ с двумя входами, необходимых для построения схемы – 6. Дополнительно надо ещё два инвертора, поэтому сложность реализации увеличилась с 11 до 15 (C2 = 15, C2 > C1).

11 Минимизация не полностью определённых функций Если значения функции на некоторых наборах не заданы, то она называется не полностью определённой. Из такого рода функций практический интерес представляет те из них, у которых некоторые наборы переменных никогда не могут быть реализованы на практике, так как являются запрещёнными (факультативные наборы). Этот факт можно использовать для создания благоприятных условий их минимизации задаваясь соответствующими значениями функций на этих наборах. 11/34Теория автоматов. Модуль 2 Пример. Построить КС, регистрирующую чётные десятичные числа в диапазоне от 0 до 9, представленных кодом «8421». x1x2x3x4x1x2x3x4 F * ….* 1111* **110 **** F x1x2x1x2 x3x4x3x4 Без учёта факультативных наборов: С учётом факультативных наборов:

12 Синтез КС с несколькими выходами (или построение КС для системы логических уравнений) 12/34Теория автоматов. Модуль 2 Пусть имеется некоторая система булевых функций y i = f i (x 1,…, x n ); i = 1, …, m (*) Первый и достаточно простой способ сводится к задаче синтеза m комбинационных схем с одним выходом: КС x1x2....xnx1x2....xn y1y2....ymy1y2....ym КС 1 x1x2...xnx1x2...xn y1y1 КС m x1x2...xnx1x2...xn ymym …. Недостаток этого подхода заключается в том, что, как правило, некоторые части схемы будут дублироваться в различных КС. Второй, оптимальный (с точки зрения минимизации оборудования) синтез КС с несколькими выходами предполагает предварительно выполнение совместной минимизации системы функций

13 Продолжение содержания 12 слайда 13/34Теория автоматов. Модуль 2 Способ совместной минимизации системы функций на основе составления импликативной матрицы, в силу его трудоёмкости, носит скорее академический характер. При практической реализации синтеза КС с несколькими выходами часто превалируют частные подходы выявления логических термов, являющихся общими для нескольких функций. Иногда, в качестве такого терма выступает одна из функций системы. Рассмотрим простой пример совместной минимизации не требующей специальных знаний. Индивидуальная минимизация: 2 эл-т 2И, 2 эл-т 3И, 2 эл-т 2ИЛИ (С=14) f 1 x1x2x1x2 x3x4x3x f 2 x1x2x1x2 x3x4x3x4 Произведём минимизацию, при которой многовыходовая импликанта x 1 x 2 x 3 x 4 для произведения функций f1f2 остаётся неизменной. В этом случае получаем: 2 эл-т 2И, 1 эл-т 4И, 2 эл-та 2 ИЛИ (С=12) f1f2f1f2 x1x2x1x2 x3x4x3x4

14 Синтез типовых узлов комбинационного типа 14/34Теория автоматов. Модуль 2 К таким узлам относят: – устройства арифметического типа: сумматоры, вычитатели, умножители, делители; – логические устройства и преобразователи кодов, например, дешифраторы и шифраторы, мультиплексоры и демультиплексоры, цифровые компараторы и др. В лекциях будут рассмотрены: Синтез одноразрядного сумматора [SM]; Многоразрядный сумматор с последовательным переносом; Многоразрядный сумматор с параллельным переносом. Дешифраторы [DC]; Шифраторы [CD]; Мультиплексоры [MUX] и демультиплексоры [DMX].

15 Синтез одноразрядного сумматора [SM] 15/34Теория автоматов. Модуль 2 Одноразрядные сумматор имеет три входа (два – одноимённые разряды слагаемых и перенос из предыдущего разряда) и два выхода (сумма и перенос в следующий разряд). В свою очередь одноразрядные сумматоры строятся на основе полусумматоров (half adder). Ниже приведены условные обозначения одноразрядного сумматора, полусумматора и таблица истинности его работы. a aiai bibi cici b ci s co sisi c i+1 SM a aiai bibi b s co sisi c i+1 HS aiai bibi sisi c i Уравнения, описывающие работу полусумматора: (1) (2) Представим уравнение (1) в формате И-НЕ/И-НЕ для построения КС, используя обычный приём (3) и эмпирический подход, минимизирующий число переменных, подвергающихся инверсии (4). (3) (4)

16 16/34Теория автоматов. Модуль Схема полусумматора a aiai bibi b s co HS co (2) (4) & 1 & & & aiai bibi

17 Схема одноразрядного сумматора 17/34Теория автоматов. Модуль 2 Таблица истинности одноразрядного сумматора aiai bibi cici sisi c i Уравнения, описывающие работу одноразрядного сумматора Схема одноразрядного сумматора a b s co HS cici & sisi c i+1 a aiai bibi b s co HS co P i =a i b i G i =a i b i

18 Многоразрядный сумматор с последовательным переносом 18/34Теория автоматов. Модуль 2 a0a0 c0c0 s0s0 a3a3 b3b3 c3c3 s3s3 c4c4 a2a2 b2b2 s2s2 a1a1 b1b1 s1s1 a b CI s CO SM a b CI s CO SM a b CI s CO SM a b CI s CO SM c1c1 c2c2 4-разрядный сумматор с последовательным переносом (сигнал распространяется справа налево) реализует соотношение: S=A+B. Сигналы переноса при этом вырабатываются последовательно: С 1 – вырабатывается спустя время t зад относительно задания младшей пары разрядов {a 0,b 0 }, правильное значение С 2 будет сформировано спустя время t зад относительно пары разрядов {a 1,b 1 } и т. д. Общее время сложения определится временем распространением переноса (наихудший случай) от самого младшего разряда к самому старшему. Легко доказать, что: Здесь - время задержки, создаваемое одним ЛЭ. Общее время суммирования в наихудшем случае равно:

19 Многоразрядный сумматор с параллельным переносом 19/34Теория автоматов. Модуль 2 Представим одноразрядный сумматор следующим условным обозначением (как и в предыдущем случае примем, что сигнал распространяется справа налево): a aiai bibi cici b CI s CO sisi c i+1 SM GP PiPi GiGi - функция генерации переноса С целью формирования, одновременно во времени, переносов C i+1 каждым сумматором, представим поразрядные выражения для переносов в развёрнутом виде. (*) Переменные Pi, Gi зависит от «первичных» сигналов a i и b i и появляются одновременно спустя задержку, осуществляемую полусумматором HS, входящим в состав SM. Независимо от вида выражения для переносов С 1 … С 4 каждая комбинационная схема (КС), реализующая любое из выражений системы (*), является 2-х ступенчатой, типа И-ИЛИ, поэтому время задержки сигналов каждой КС одно и то же. Комбинационная схема, реализующая все выражения системы (*), получила название схемы ускоренных переносов (СУП). - функция распространения переноса

20 Схема сумматора с параллельными переносами (533,555ИМ6; SNxx283) 20/34Теория автоматов. Модуль 2 В схеме ускоренных переносов (СУП) помимо выходного переноса формируются и его составляющие, функции G и P. Данные переменные G и P используются для обеспечения интерфейса между 4-х разрядными секциями сумматора при наращивании разрядности. 16-разрядный сумматор будет включать четыре 4 -разрядных секции сумматора и одну схему СУП.

21 16-разрядный сумматор с параллельно-параллельным переносом 21/34Теория автоматов. Модуль 2 a 0,…,a 3 a b CI s CO 4-х раз. SM GP s 0,...,s 3 b 0,…,b 3 P0P0 c0c0 G0G0 G1G1 P1P1 c1c1 c2c2 P2P2 G2G2 c3c3 G3G3 P3P3 G P Схема ускоренных переносов (СУП; SNxx182) c0c0 C4C4 c0c0 a 12,…,a 15 a b CI s CO 4-х раз. SM GP s 12,...,s 15 C 12 b 12,…,b 15

22 Дешифраторы 22/34Теория автоматов. Модуль 2 Дешифратор (Decoder, DC) - это устройство, которое преобразует n -разрядный двоичный код в унарный код разрядностью 2n. Унарный код - это такой код, который содержит 1 в каком-либо одном разряде (в английской литературе именуется как код «1 из N», или OHE (One-Hot-Encoding)). 1248E1248E DC n-раз. двоичный код Унарны й код m=2 n Enable x1x1 x2x2 x3x3 x4x4 y 0 y 1 y 2 y 3. y 15 x 4 x 3 x 2 x 1 y 0 y 1 y 2 y 3 y 4 …. y … Рассмотрим построение схемы дешифратора DC (3 8) в двух логических базисах: И-НЕ и ИЛИ-НЕ. Помимо традиционных вопросов, здесь дополнительно отметим следующие два: 1) Создание в типовом функциональном узле буферного каскада для обеспечения «единичной кратности» нагрузки по каждому из входов схемы; 2) Взаимосвязь функциональной схемы узла с УГО этого узла. Выходы дешифратора (таблица истинности DC (3 8) аналогична приведённой выше и здесь опущена) определяются следующими выражениями:

23 Дешифраторы (продолжение) 23/34Теория автоматов. Модуль 2 Реальная схема дешифратора DC (3 8), помимо элементов И-НЕ (или ИЛИ- НЕ) содержит блок из буферных инверторов для обеспечения «единичной кратности» нагрузки по каждому из входов x1x2x3x1x2x3 x1x1 x2x2 x3x3 Выходы для ЛЭ дешифратора Входы DC Функциональные схемы DC (3 8) в двух логических базисах вместе с УГО приведены на следующем слайде. Обратите внимание, что указатель инверсного входа или выхода для логического элемента на функциональной схеме, в общем случае никак не связан с соответствующими обозначениями на УГО DC.

24 Дешифраторы (продолжение) 24/34Теория автоматов. Модуль 2 Базис И-НЕ & E Е x1x1 x2x2 x3x3 E DC 3 8 x1x1 x2x2 x3x3 Правило преобразования одной схемы в другую: использование двойственного элемента с инверсными сигналами на входах (закон отрицания). a b Z 1 Базис ИЛИ-НЕ Е DC y7y7 y0y0 y1y1 y2y2 y7y7

25 Шифраторы 25/34Теория автоматов. Модуль 2 Шифратор преобразует унарный код в выходной двоичный, при этом двоичный код определяет номер активного входа. В чистом виде шифратор применяется редко, т.к. если в схеме возбудить несколько входов, то её поведение непредсказуемо, поэтому на практике используется приоритетный шифратор E E CD 8->3 n-раз. двоичный код Унарный код m=2 n Enable x0x1x2x3x4x5x6x7x0x1x2x3x4x5x6x7 y1y1 y2y2 y3y GS E E PRCD 8->3 двоичный код старш. единицы Enable x0x1x2x3x4x5x6x7x0x1x2x3x4x5x6x7 А1А1 А2А2 А3А3 Групповой сигнал Приоритетный шифратор вырабатывает на выходе двоичный номер (выводы А2, А1, А0) старшего запроса (старшей «1» во входном двоичном коде). Вывод GS – выходной сигнал, свидетельствующий о наличии хотя бы одного возбуждённого входа. а 7 а 7 а 6 а 6 а 5 а 5 а 4 а 4 а 3 а 3 а 2 а 2 а 1 а 1 а 0 а 0 GSA2A2 A1A1 A0A x xx … 01xxxxxx1110 1xxxxxxx1111

26 Мультиплексоры [MUX] 26/34Теория автоматов. Модуль 2 Мультиплексором называется схема, осуществляющая передачу сигналов с одной из входных линий на выход. Выбор входной (информационной) линии производится двоичным кодом, поступающим на управляющие (адресные) входы мультиплексора. MUX с m управляющими входами A m,.., A 1 имеет 2 m информационных входов D 0,D 1,…,D 2 m -1. 2m2m m=2 m E F MUX 4 1 D0D1D2D3D0D1D2D3 А2А1А2А1 1 D0D1D2D0D1D2 F А1А2А1А DC 12E12E D3D3 Функция, реализуемая одноразрядным мультиплексором MUX 4 1: Для коммутации нескольких k- разрядных шин требуются уже «шинные» или многоразрядные мультиплексоры, которые строятся на основе одноразрядных (требуется k- одноразрядных MUX). В цифровой схемотехнике MUX находят применение также в качестве универсальных логических модулей для реализации произвольных булевых функций от n –переменных, где n m, m – число адресных входов мультиплексора.

27 Синтез комбинационных схем на мультиплексорах 27/34Теория автоматов. Модуль 2 В общем случае на основе мультиплексора могут быть воспроизведены булевы функции y=f (x 3, x 2, x 1 ) от числа переменных n m, где m - число адресных входов мультиплексора. Случай n =m считается тривиальным в отличие от n > m. На практике используется несколько способов решения поставленной задачи: - классический способ, - способ, основанный на сравнении таблиц истинности для функции и мультиплексора, - способ, основанный на сравнении карт Карно для функции и мультиплексора. Правило: На адресные входы задают переменные, характеризующиеся наибольшей частотой вхождения в МДНФ функции

28 1. Классический способ Классический способ предусматривает предварительное разложение искомой функции y=f (x 3, x 2, x 1 ) в ряд Шеннона по m переменным. При этом разложение выполняется по тем переменным, которые будут задаваться на адресные входы мультиплексора. Пускай это будут переменные x 2 и x 1 (адресные входы A2 и A1 соответственно) 28/34Теория автоматов. Модуль 2 Здесь f 0, f 1, f 2, f 3 – остаточные функции от одного аргумента - переменной x 3. Если сравнить уравнение (1) с уравнением (2), описывающим работу MUX (2 1), то не трудно прийти к выводу, что для обеспечения их тождественности необходимо выполнить условия: Итак, для построение схемы необходимо определить остаточные функции от переменной x 3 при заданных значений для переменных x 2 и x 1 :

29 2. Способ, основанный на сравнении таблиц истинности для функции и мультиплексора Способ удобен для применения, если функция f (x n, …, x 1 ) задана таблицей истинности. В этом случае на таблицу истинности функции как бы «накладываем» таблицу истинности работы MUX. Рассматривая условия равенства значения функции со значением входной переменной, коммутируемой MUX на выход для каждого адресного кода, получаем необходимые условия коммутации информационных входов мультиплексора. В данном примере переменная x 1 оставлена для подачи на информационные входы MUX. Почему? 29/34Теория автоматов. Модуль 2 A2A2 A1A1 Функция f(x 3,x 2,x 1 ) MUX Условие F=f x3x3 x2x2 x1x1 F 0000 D0D0 D 0 = D1D1 D 1 = D2D2 D 2 = D3D3 D 3 =x

30 3. Способ, основанный на сравнении карт Карно для функции и мультиплексора Итак пусть функция, рассматриваемая в предыдущем способе задана картой Карно. 30/34Теория автоматов. Модуль 2 xixi x1x1 x2x2 x3x3 Частота вх. В МДНФ132 Способ задания переменных функции на адресные входы MUX Вариант 1 x3x3 x2x2 A2A2 A1A1 Вариант 2 x2x2 x1x1 A2A2 A1A1 Вариант 3 x3x3 x1x1 A2A2 A1A1 Карта Карно для MUX с учётом способа задания переменных на адресные входы D0D0 D1D1 D1D1 D0D0 0 D2D2 D3D3 D3D3 D2D D0D0 0 D0D D2D2 D3D3 D1D1 D0D0 0 D2D2 D3D3 D1D1 D0D0 1 Уравнения для коммутации информационных входов MUX, полученные по результатам сравнения карт Карно для MUX и функции: D 0 =0, D 1 =1, D 2 =1, D 3 =x 1 D 0 =x 3, D 1 =x 3, D 2 = ¬ x 3, D 3 =1D 0 =x 2, D 1 =x 2, D 2 = ¬ x 2, D 3 =1 Правило: На адресные входы задают переменные, характеризующиеся наибольшей частотой вхождения в МДНФ функции (Вариант 1) D1D1 D1D1 D0D0 D0D0 0 D3D3 D3D3 D2D2 D2D

31 Схема включения MUX(4 1), реализующая рассмотренную в примерах, функцию (Вар. 1) 31/34Теория автоматов. Модуль E F MUX 4 1 D0D1D2D3D0D1D2D3 А2А1А2А1 f(x3,x2,x1) Вариант 1 x3x3 x2x2 A2A2 A1A1 D 0 =0, D 1 =1, D 2 =1, D 3 =x 1

32 Демультиплексоры [DMX] 32/34Теория автоматов Для передачи данных по общему каналу с разделением времени нужны не только MUX, но и устройства обратного назначения – демультиплексоры DMX. Одноразрядный демультиплексор имеет один информационный вход, k –адресных (управляющих) входов, и 2 k выходов. Обычно в качестве DMX используются дешифраторы, имеющие входы разрешения дешифрации. На рисунке представлена схема включения дешифратора DC (3 8) в качестве DMX (1 8) Адресные входы (k) Е A1A1 A2A2 A3A3 DC 3 8 y0y0 y1y1 y2y2 y7y7 1 Выходы (2 k ) Информационный вход Адресная шина управления MUX, MUX DMX

33 Контрольные вопросы 33/34Теория автоматов. Модуль 2 1. Что предполагается под понятиями: - анализ комбинационной схемы (КС), - синтез КС. 2. Назовите критерии оценки качества комбинационной схемы. 3. Сформулируйте закон отрицания в булевой алгебре. Область практического применения. 4. Сформулируйте рекомендации к выбору монофункционального базиса «И – НЕ» («ИЛИ – НЕ») при построении КС. 5. В чём заключается способ преобразования логических выражений, если не удовлетворяются условия по числу входов, имеющихся в распоряжении разработчика ЛЭ. 6. Назовите особенности синтез КС с несколькими выходами.

34 Контрольные вопросы (продолжение) 34/34Теория автоматов. Модуль 2 7. Нарисуйте УГО одноразрядного сумматора (полусумматора). 8. Составьте таблицу истинности работы одноразрядного сумматора. Запишите логические уравнения его работы. 9. Изобразите функциональную схему одноразрядного сумматора. 10. Какие дополнения необходимо внести в схему одноразрядного сумматора с целю его использования в многоразрядном сумматоре с параллельными переносами. 11. Сформулируйте назначение схемы ускоренных переносов (СУП) в многоразрядном сумматоре с параллельными переносами. 12. Объясните необходимость реализации условия обеспечения «единичной кратности» нагрузки по каждому из входов интегральной схемы типовом функциональном узле. 13. Чем объясняются условия применения мультиплексора MUX в качестве универсальных логических модулей для реализации произвольных булевых функций от n –переменных, где n m, m – число адресных входов мультиплексора. Какие способы такого использования вы знаете? 14. Возможно ли схемотехническое решение использования дешифратора (DC) в качестве демультиплексора (DMX).