Организация ЭВМ и систем Кафедра Параллельных вычислений (ИВМиМГ) Маркова Валентина Петровна, markova@ssd.sscc.rumarkova@ssd.sscc.ru Киреев Сергей Евгеньевич, - презентация

1 Организация ЭВМ и систем Кафедра Параллельных вычислений (ИВМиМГ) Маркова Валентина Петровна, Киреев Сергей Евгеньевич, Перепелкин Владислав Александрович,

2 Определение архитектуры компьютера Архитектура компьютера – логическая организация компьютера с точки зрения программиста, (программно-видимые средства) –Intel Core, AMD x86-64, STI Cell, IBM POWER Микроархитектура компьютера – совокупность аппаратных решений для серии процессоров, реализующих ее программную модель –IA-32 (Intel Architecture 32 bit) представлена двумя микроархитектурами: P6 (Pentium Pro, Pentium II и Pentium III) NetBurst (Celeron, Pentium 4, Xeon,….)

3 ENIAC (Electronic Numerical Integrator and Computer) 1943 г., Джон Мочли, Джон Эккерт Не хранится программа Нет условных переходов 5000 оп/сек

4 Архитектурные принципы компьютера фон Неймана Принцип программного управления Принцип хранимой программы Синхронное функционирование Принцип условного перехода Принцип использования двоичной системы счисления Принцип иерархичности ЗУ

5 Схема компьютера фон Неймана

6 Память

7 Процессор Устройство управления Арифметико-логическое устройство Регистры –Счетчик команд содержит адрес следующей исполняемой команды. –Регистр команды хранит команду, выполняемую в данный момент времени. –…

8 Формат команды Какую операцию и с какими операндами нужно выполнять?

9 Выполнение команды

10

11

12 Периферийные устройства ввода-вывода

13 Машины потока команд Таким образом, характерной чертой компьютеров фон Неймана является наличие глобально адресуемой памяти и счетчика команд, которые позволяют УУ многократно повторять один и тот же цикл действий: –извлечение очередной команды машинного кода, –декодирование и выполнение команды в автоматическом режиме. В результате глобально адресуемая память и счетчик команд создают поток команд, которые УУ декодирует, а АЛУ исполняют.

14 Управляющие стратегии вычислений Команда выполняется, если предыдущая команда, определенная в машинном коде, выполнена ( control flow ). Команда выполняется, когда требуемые операнды готовы ( data flow ). Команда выполняется, когда ее результат требуется другой команде ( demand driven ). Команда выполняется, когда появляются частичные образы данных ( pattern driven ).

15 Узкие места архитектуры фон Неймана Последовательное выполнение команд Хранение данных и программы в одном ОЗУ Один канал связи

16 Такт работы процессора Время выполнения команды: –Время доступа в память –Время вычисления операции

17 гг. С. Лебедев, МЭСМ и БЭСМ 8-10 тыс. оп/сек

18 Усовершенствования архитектуры фон Неймана Усовершенствования в области CБИС-технологий. Программного обеспечения. Архитектурные усовершенствования.

19 Прогресс в СБИС-технологиях. Закон Мура.

20 Усовершенствование ПО Языки программирования высокого уровня Компиляторы Библиотеки подпрограмм Параллельные языки программирования Коммуникационные библиотеки

21 Характеристики суперкомпьютера Roadrunner (1 Процессоры –PowerXCell 8i 3.2 ГГц( шт.) –Opteron DC 1.8 ГГц(6 562 шт.) Всего ядер Общая память98 Тбайт Производительность –1026 TFlops (макс) – TFlops (пиковая) –437 MFlops/watt Энергопотребление2.35 мегаватт

22 Архитектурные усовершенствования Оптимизация подсистемы памяти Контроллер памяти Высокоскоростная шина Кэш и иерархия памяти Виртуальная память Аппаратная предвыборка данных и команд Оптимизация выполнения команд Конвейеризация Упрощение набора команд Истинный параллелизм –Данные (SIMD) –Инструкции –Потоки –Программы

23 Иерархия памяти

24 Конвейер команд Ступени Выборка команды Декодирование команды Выборка операндов Вычисление операции Запись результата Время 1я команда 2я команда я команда

25 Конвейер команд Ступени Выборка команды Декодирование команды Выборка операндов Вычисление операции Запись результата Время Латентность конвейера 1я команда 2я команда 3я команда Все ступени конвейера активны

26 Параллелизм на уровне инструкций (ILP) INT FP MEM BR Окно команд

27 Параллелизм на уровне инструкций (ILP) Время

28 Параллелизм на уровне нитей (TLP) INT FP MEM BR Окно команд Нить 1 Нить 2

29 Параллелизм на уровне нитей (TLP) Время Нить 1 Нить 2

30 Многоядерность (Multi-Core) Окно команд Процесс 1 Процесс 2

31 Конец.