Сокращение проектных издержек. HDL-симулятор цифровое моделирование Сергей Рыбкин ЭРЕМЕКС

Форум «Разв ИТие. Российские технологии для инженеров» Возможности HDL симулятора Поддержка спецификации VHDL-2008 Удобная организация работы с проектами Быстрый старт Непрерывное отображение результатов моделирования Многооконный виртуальный осциллограф Отладка с точками остановки Совместное моделирование работы аппаратной части и ПО

Форум «Разв ИТие. Российские технологии для инженеров» Быстрый старт Простой и удобный интерфейс пользователя Не нужно создавать скрипты для запуска модели Запуск моделирования одной кнопкой Импорт VHDL проекта с сохранением папок Автоматическое определение порядка компиляции файлов

Форум «Разв ИТие. Российские технологии для инженеров» Многооконный осциллограф Отображение сигналов во время моделирования В разных осциллографах разные сигналы Отображение данных в аналоговом виде В каждом осциллографе свой масштаб времени Работа с курсорами Добавление Удаление Перемещение к фронту сигнала

Форум «Разв ИТие. Российские технологии для инженеров» Пошаговая отладка Включение/выключение точек остановки во время моделирования Изменения сигналов отображаются в осциллографе Просмотр стека вызовов и локальных переменных Продолжение моделирования без точек остановки

Форум «Разв ИТие. Российские технологии для инженеров» Моделирование прошивки Скомпилированная прошивка подключается в формате ELF-файла Набор встроенных типов и функций для работы с прошивками

Форум «Разв ИТие. Российские технологии для инженеров» Работа с проектами В одном решении несколько проектов Проекты ссылаются на другие проекты Файлы группируются в папки В каждом проекте свои осциллографы Выбор проекта для запуска моделирования Параметризация обобщённых моделей

Форум «Разв ИТие. Российские технологии для инженеров» Спасибо за внимание! Будем рады ответить на Ваши вопросы на нашем стенде