АСИНХРОННЫЕ МИКРОПРОЦЕССОРЫ ДЛЯ КОСМИЧЕСКИХ СИСТЕМ* * Исследование выполнено при финансовой поддержке РФФИ в рамках научных проектов офис_м и Бобков С.Г. 1, Сурков А.В. 1, Степченков Ю.А. 2, Дьяченко Ю.Г. 2 1-я Российско-Белорусская научно-техническая конференция ЭЛЕМЕНТНАЯ БАЗА ОТЕЧЕСТВЕННОЙ РАДИОЭЛЕКТРОНИКИ Направление 2. Радиационностойкая микроэлектроника. 1 Научно-исследовательский институт системных исследований Российской академии наук (НИИСИ РАН) 2 Институт проблем информатики Российской академии наук (ИПИ РАН)

История развития асинхронных схем 1955 г. Маллер Д.Е. Теория Асинхронных схем г. ILLIAC II. Первый асинхронный Супер компьютер г. Caltech CAM. Первый асинхронный микропроцессор элементов. - Архитектура RISC, 16 бит. - Температурный диапазон от -200С до +100С - Напряжение питания 350 мВ.. 10 В г. Микропроцессоры: Amulet 1,2,3 – архитектура ARM, 16 и 32 разрядов. TITAC 1,2 - RISC, 8 и 32 разряда. MiniMIPS – клон R3000, 32 разряда г. Intel: асинхронный прототип Pentium - троекратная производительность. - на 50% меньше потребление г. Sun: асинхронный прототип микропроцессора FLEETZero г. Sun: UltraSparcIII (асинхронный контроллер памяти) г. HandshakeSolutions: HT80C51 (i8051), ARM669HS г. NASA, DARPA Гранты на разработку микропроцессоров г. TengYue-1, RISC, 32 бит.

Синхроные схемы D Комбинационная схема DD Комбинационная схема D Данные Clock Задержка в регистре Задержка в комп. элементах Задержка в проводах Запас Фрагмент конвейера

Асинхронные схемы Lat Комбинационная схема Lat Комбинационная схема Lat Данные Линия задержки Запрос Ответ Линия задержки Запрос Ответ Запрос Ответ Асинхронные схемы с задержками (Boundled Delay - BD) T0 = T1 = T2 1. Асинхронные схемы с задержками. 2. Строго-само синхронные (CCC) схемы. 3. Квази-само синхронные схемы. Фрагмент конвейера

Строго-само синхронные схемы Reg Комбинационная Схема F(X0,..Xn) Reg Комбинационная Схема F(X0,..Xn) Reg Данные Комбинационная Схема !F(!X0,..!Xn) Комбинационная Схема !F(!X0,..!Xn) 1. Нет тактирования 2. Две фазы: данных и спейсера 3. Парафазное представление данных 4. Индикация окончания переходных процессов – самодиагностика 5. Обратные связи R T0T1T2 Фрагмент конвейера T0 = T1 = T2 Индикация

Квази-само синхронные схемы Отличия от Строго-само синхронных схем: 1 Неполная индикация 2 Ограниченная самодиагностика Reg Комбинационная Схема F(X0,..Xn) Reg Данные Комбинационная Схема !F(!X0,..!Xn) Фрагмент конвейера Индикация Крит. пути Преимущества: 1 Быстрота проектирования 2 Меньшая избыточность

Сравнение ССС и синхронных схем Синхронные схемы Строго-само синхронные схемы Преимущества: 1. Малая площадь на кристалле. 2. Простота проектирования. Преимущества: 1. Низкое потребление. Транзисторы переключаются, только когда это необходимо. 2. Ровный спектр потребления. 3. Встроенная Самодиагностика. Недостатки: 1. Большое потребление. 2. Шумы схемы тактирования. 3. Сложность диагностики неисправностей. Недостатки: 1. Большая избыточность. 2. Сложность проектирования. Потребление ARM996, синхронной и асинхронной версий процессора Ток, АЭнергия, Дж Ток, АЭнергия, Дж

Факторы, влияющие на работоспособность схемы Синхронная схема Самосинхронная схема Задержка вследствие внешних факторов 1. Технологический разброс (при изготовлении) 2. Изменение рабочей температуры 3. Изменение напряжения питания 4. Накопление заряда в подзатворном и захороненном окисле кристалла микросхем Преимущества само синхронных схем перед синхронными 1. Шире диапазон рабочей температуры. 2. Шире диапазон напряжения питания. 3. Выше предельное значение по накопленной дозе. Вывод: Надежность ССС схем выше, чем синхронных

Повышение надежности Строго-само синхронных схем Reg Комбинационная Схема F(X0,..Xn) Reg Комбинационная Схема !F(!X0,..!Xn) Reg Комбинационная Схема F(X0,..Xn) Reg Комбинационная Схема !F(!X0,..!Xn) Фрагмент основной схемы конвейера Управление Mux Управление Фрагмент дублирующей схемы конвейера Выход конвейера Управление Индикация Схема самодиагностики Схема само ремонта

АРХИТЕКТУРА МП - КОМДИВ - РАБОЧАЯ ЧАСТОТА 66 МГц -ТЕХНОЛОГИЯ – КНИ 0,35 мкм - НАПРЯЖЕНИЕ ПИТАНИЯ – 3,3 В -ТЕМПЕРАТУРНЫЙ ДИАПАЗОН – от – 60 до УРОВЕНЬ СТОЙКОСТИ - ~200 крат (Si) -Реализация кэш-памяти на сбое устойчивых ячейках типа DICE - Защита кэш-памяти битом четности + режим записи write-through - Сбоеустойчивые библиотечные ячейки для не резервируемых элементов (схемы управления кэш-памятью, элементы внешнего интерфейса) -Патентованные решения для защиты регистрового файла -Элементы сбора статистики по сбоям, позволяющие определить факт отказа 1900ВМ2Т 32-разрядный синхронный микропроцессор с резервированием на уровне блоков и самовосстановлением после сбоя

1907ВМ048 перспективный микропроцессор структурная схема ЦП Контроллер внутренней шины ОСР SW PSWPSW OCP интерфейс памяти OCP интерфейс PIO Контроллер универсальных устройств хранения данных Интерфейс ОЗУ Интерфейс ПЗУ OCP ECC JTAG Контроллер Прерываний Запросы прерываний OCP UART1 Интерфейс RS232 UART2 Интерфейс RS232 Таймер GPIO Интерфейс GPIO Контроллер ГОСТ Р Интерфейс ГОСТ Р SOC Архитектура: 1 Синхроная 2 GSLA Глобально Синхронная Локально Асинхронная 3 GALS Глобально Асинхронная Локально Синхронная 4 GALA Глобально Асинхронная Локально Асинхронная

Спасибо за внимание!

Пустой слайд

ERROR RECOVERY IN ASYNCHRONOUS COMBINATIONAL LOGIC CIRCUITS

Сравнение с аналогами Микро- процессор RAD750UT699 AT697F HXRHPPC RAD-Hard BRE ВМ2Т ВМ ВМ048 Компания BAE Systems Aeroflex Atmel Honeywell Broad Reach Engineering НИИСИ РАН Архитектур а PowerPCSPARC PowerPC КОМДИВ Технология, мкм 0,150,250,180,35 КНИ0,15 КНИ 0,35 КНИ0,25 КНИ Уровень стойкости, крат ~200 ~250 Частота, МГц Наличие интерфейса ГОСТ Р –+––+– ++ Наличие интерфейса SW –+––+– ++ Год начала производства 2009 ~