1 КМОП технология вблизи физических пределов масштабирования В.П. Попов Институт физики полупроводников СО РАН, Новосибирск

*The International Technology Roadmap for Semiconductors, edn Прогнозируемые и достигнутые параметры логических элементов

*The International Technology Roadmap for Semiconductors, edn Технико-экономические параметры элементных базисов

The International Technology Roadmap for Semiconductors, edn Развивающиеся и поисковые информационные технологии

*The International Technology Roadmap for Semiconductors, edn * L g = 5 nm n-MOSFET Lch = 6 3 nm из-за флуктуаций n + S,D - Снижение температуры - Уменьшение ёмкости оксида - Увеличение скорости.....или инженерия канала? P dyn = n I on V DD k -2 k k = const k ~ 0.7 F dyn = I on / (C ox W L V DD ) k / (k -1 k k k) = k -1 Ограничения нанотранзисторов: Предел масштабирования по туннельному току затвора I G достигнут при 90 нм норме GOT = 1.5 nm Для 45 nm – high-k диэлектрики GOT = 1.0 nm Для 14 nm – GOT = 0.5 nm (SiO 2 ) При 14 нм проектной норме (2015 г.)* – баллистический режим (L< ), но туннелирование S-D При L=3 нм (10 нм норма 2020 г.) - изменения зонной структуры (скорости, ёмкости) Текущее масштабирование по мощности и частоте для схем на классических КМОП транзисторах Принцип электростатического подобия и закон Мура

World record presented in 1999 at E-MRS Meeting V.P. Popov, I.V. Antonova, V.F. Stas et al., J. Mater. Sci. Eng. B, 73, 82 (2000) (BOX)

7 V.P. Popov, I.V. Antonova, V.F. Stas et al., J. Mater. Sci. Eng. B, 73, 82 (2000) Эксперимент и расчет плотности состояний (DOS) плёнки Si в однодолинном приближении Квантовые поправки в проводимость 3 нм канала 1-2 порядка Проводимость 3 нм пленок Si в КНИ: измерения ВАХ точечно-контактного псевдо МОП-транзистора и расчет DOS в ОДП

8 V.P. Popov, I.V. Antonova, V.F. Stas et al., J. Mater. Sci. Eng. B, 73, 82 (2000) Эксперимент и расчет плотности состояний (DOS) плёнки Si в однодолинном приближении Квантовые поправки в проводимость 3 нм канала 1-2 порядка Проводимость 3 нм пленок Si в КНИ: измерения ВАХ точечно-контактного псевдо МОП-транзистора и расчет DOS в ОДП Schr Ö dinger (1D, ЕМА)

9 M. Lundstrom et al., M. Lundstrom et al., IEEE TRANS. ON ELECTRON DEV., 55, 866(2008) Квантовые поправки определяются зонной структурой и зарядом Проводимость 3 нм пленок Si в КНИ: расчет DOS в EMA и TB

M. Lundstrom et al. IEEE Trans. on Elect. Dev., 55, 1286, 2008 M.Shin, IEEE Transactions On Nanotechnology 6, 230 (2007)M.ShinIEEE Transactions On Nanotechnology 6, 230 (2007) Переключение тока (on-off) в двухзатворном (DG) и нанопроволочном (SNW) транзисторах O.V. Naumova, M.A. Ilnitsky, L.N. Safronov, V.P. Popov. Semicond., v. 41, p , 2007

M. Lundstrom et al. IEEE Trans. on Elect. Dev., 55, 1286, 2008 M.Shin, IEEE Transactions On Nanotechnology 6, 230 (2007)M.ShinIEEE Transactions On Nanotechnology 6, 230 (2007) Переключение тока (on-off) в двухзатворном (DG) и нанопроволочном (SNW) транзисторах O.V. Naumova, M.A. Ilnitsky, L.N. Safronov, V.P. Popov. Semicond., v. 41, p , 2007

M. Lundstrom et al. IEEE Trans. on Elect. Dev., 55, 1286, 2008 M.Shin, IEEE Transactions On Nanotechnology 6, 230 (2007)M.ShinIEEE Transactions On Nanotechnology 6, 230 (2007) Переключение тока (on-off) в двухзатворном (DG) и нанопроволочном (SNW) транзисторах O.V. Naumova, M.A. Ilnitsky, L.N. Safronov, V.P. Popov. Semicond., v. 41, p , 2007

M. Lundstrom et al. IEEE Trans. on Elect. Dev., 55, 1286, 2008 H. Iwai 4th Int. Symp. on Adv. Gate Stack Technol., 2007 Переключение тока (on-off) в двухзатворном (DG) и нанопроволочном (SNW) транзисторах O.V. Naumova, M.A. Ilnitsky, L.N. Safronov, V.P. Popov. Semicond., v. 41, p , 2007 Ion / Ioff разных типов нанотранзисторов

Intel high-k 32 nm technology Intel high-k 32 nm technology with drive currents of 1550 µA/ µm at 100 nA off-current for the NMOS transistor, and 1210 µA/µm for the PMOS transistor IEDM 2008: high-k SiNWT with 10 nm H. Iwai 4th Int. Symp. on Adv. Gate Stack Technol., 2007 Двухзатворные (DG) и нанопроволочые (SINW) транзисторы для СБИС Intel high-k 32 nm technology Sanjay Natarajan et al. IEDM 2008 S. Deleonibus et al IEDM 2008

Intel high-k 32 nm technology Intel high-k 32 nm technology with drive currents of 1550 µA/ µm at 100 nA off-current for the NMOS transistor, and 1210 µA/µm for the PMOS transistor Резонансные характеристики логики для ассоциативных «голосующих» процессоров на КМОП и NМОП нанотранзисторах КМОП СБИС чип эмуляции процессов опознавания, обучения и принятия решений Архитектура кремниевого чипа с ~10 млрд. КМОП транзисторов, эмулирующих мозг ( Тадаши Шибата) T. Shibata et al., Proc. 10th Int. Conf. Ultimate Integration of Silicon (ULIS), 233, March, 2009.

* Совещание по развитию электронной промышленности РФ, сент Техпроцессы системообразующей ЭКБ микроэлектроники 187 млрд руб XYZ млрд руб НИИСИ РАН

СБИС СК ПЗУ СБИС МП PCI ОЗУ СБИС ИК Мультиплексный канал п/ п RS232 Дискретные сигналы Структура управляющей ЭВМ с 32-разрядным RISC микропроцессором КОМДИВ32-С НИИСИ РАН, 2008

Плата управляющей ЭВМ с 32-разрядным RISC микропроцессором КОМДИВ32-С НИИСИ РАН, 2008

0.18 мкм технология ST Microelectronics 2007г.

Планы технологического развития «НИИМЭ и Микрон» 1,20,80,50,350,250,180,130,090,0650, г. мкм 2007 г.2008 г.2009 г. Фабрика «150мм»Фабрика «200мм»Фабрика «300мм» Строительство новой 300мм фабрики для уже существующей на 200мм технологии 1,20,80,50,350,250,180,130,090,0650,045 мкм 2011 г г. Модернизация 200мм фабрики в 2011г. с Роснано

Результаты и перспективы развития КМОП технологии - Имеющийся научно-технический задел по кремниевой КМОП технологии позволяет прогнозировать масштабированное уменьшение размеров от 45 нм до 4-5 нм в течение ближайших лет. Дальнейший прогресс бинарной (цифровой) логики будет основан не на принципах переноса заряда или спина. - Существующий сегодня уровень интеграции в КМОП СБИС достаточен для формирования многопроцессорных параллельных систем, в том числе систем ассоциативной логики. - Одновременная разработка новых материалов (графена, п/п наноструктур, квантовых точек) и новой архитектуры микропроцессоров являются необходимым условием создания искусственного интеллекта, не уступающего по уровню человеку. - Отставание России от мировых лидеров в развитии подобных систем продолжает возрастать.

т ок, зависящий от пропускания..... V G E C ( x ) x y n S (V GS ) = C ef f (V GS - V T ) Аппроксимация плавного канала + DIBL квази-равновесие (Статистика Больцмана и одна подзона) Проблема плотности тока при размерном квантовании

ballistic E C (x) inelastic scattering E C (x) I-V characteristics of nano-MOSFETs effective mass Hamiltonian VGVG VDVD VSVS L=10nm t ox = 0.6 nm t ox = 3 nm Zhibin Ren and Ramesh Venugopal (Purdue) Dejan Jovanovic (Motorola, Los Alamos)

24 Paolo Gargini, Chairman of ITRS 2004

25 The International Technology Roadmap for Semiconductors, edn P = P stat + P dyn 100 Вт·см -2 где P stat = V DD · I off P dyn = C · V DD 2 ·f V min = 10 мВ Т = 300 К, C L = 0.4 fF (t ox = 1 нм) N = 10 9, = 10 ps, mbf = 1000 h Более реалистические оценки мощности Снизу: Сверху:

26 Hiroshi Iwai "Gate Stack Technology for the Next 25 Years 4th International Symposium on Advanced Gate Stack Technology September 2007 Dallas, Texas

27 Изменение потребляемой мощности СБИС при переходе к high-k диэлектрикам N.S.Kim, T. Austin, Leakage Current: Moore's Law Meets Static Power. IEEE Computer, pp , 2003

I DS -V DS кривые КНПТ (V ds =0.15 V) измеренные при температуре : 1 – 300 K ; 2 – 14 K; 3 – 7.3 K. Адсорбционный газоанализатор ! Криогенная стабильность МП AMD Phenom II X4 и сдвиг сток-затворных характеристик КНИ нанопроволочных транзисторов КМОП криогенная наноэлектроника?