1 Таймеры/счетчики общего назначения (Презентация) ПЛАН Особенности Регистры ТС Режим захвата Режим сравнения.

Презентация:



Advertisements
Похожие презентации
Широтно - импульсный модулятор (Презентация) Особенности Регистры ШИМ Режимы ШИМ.
Advertisements

1 Презентация. АЦП, ЦАП ПЛАН Особенности АЦП Регистры АЦП Подключение АЦП ЦАП.
1 Презентация. Обработка прерываний ПЛАН Системный сброс WatchDog Timer Обработка прерываний.
Разработка программного обеспечения для сигнальных процессоров TMS320C64xx Часть 5. Таймер. McBSP.
Организация микроконтроллеров Организация связи микроконтроллеров с внешней средой и временем.
Использование таймера для формирования временных интервалов Национальный технический университет «Харьковский политехнический институт» Кафедра «Промышленная.
Микроконтроллеры AVR семейства Mega. Отличительные особенности FLASH-память программ объемом от 8 до 256 Кбайт (число циклов стирания/записи не менее.
Инструкции сравнения. Особенности инструкции LIM Low LimHigh Lim Истина Ложь Low Lim < High Lim Low LimHigh Lim ИстинаЛожьLow.
Организация микроконтроллеров Вспомогательные аппаратные средства микроконтроллера.
Учебный курс Введение в цифровую электронику Лекция 3 Цифровые устройства с внутренней памятью кандидат технических наук, доцент Новиков Юрий Витальевич.
1 ЛЕКЦИЯ 1 ПРЕРЫВАНИЯ Прерывание – инициируемый определенным образом процесс, временно переключающий микропроцессор на выполнение другой программы с последующим.
Учебный курс Введение в цифровую электронику Лекция 5 Обмен информацией в микропроцессорной системе кандидат технических наук, доцент Новиков Юрий Витальевич.
Минимизация энергопотребления в системах на основе МК.
Микропроцессорные системы ЭФУ АРХИТЕКТУРА 8-РАЗРЯДНОГО МИКРОПРОЦЕССОРА.
Презентация. UART ПЛАН Особенности UART Регистры UART Подключение UART.
Тема урока: ТРИГГЕР. или не не Разнообразие современных компьютеров очень велико. Но их структуры основаны на общих логических принципах, позволяющих.
Временная диаграмма работы синхронного счетчика с асинхронным переносом.
Лекция 10. Контроллеры параллельной передачи данных. Параллельный интерфейс.
Микропроцессоры Архитектура ЭМП Лекция 9. Архитектура ЭМП В предыдущем параграфе мы изучили схему выводов и их назначение у типового микропроцессора.
Элементная база ЭВМ Вычислительные системы, сети и телекоммуникации © МЦИТ ГУАП 2008 Элементы для обработки единичных электрических сигналов, соответствующих.
Транксрипт:

1 Таймеры/счетчики общего назначения (Презентация) ПЛАН Особенности Регистры ТС Режим захвата Режим сравнения

2 Особенности таймеров общего назначения Особенности: 32-битный таймер/счетчик с 32хбитным прескалером Режим счетчика импульсов или измерения времени Четыре 32-битных модуля захвата, с возможностью генерации прерывания Четыре 32-битных модуля сравнения с генерацией одного из четырех типов внешних сигналов Режимы: Внутренний таймер для подсчета внутренних событий Демодулятор длительности импульсов Свободно запускаемый таймер Счетчик внешних событий

3 Регистры управления таймерами-счетчиками (ТС) T0CTCR, T1CTCRРегистр управления источником счетных импульсов. T0TC, T1TCРегистр содержимого таймера/счетчик а. Доступен RW. T0PR, T1PR Регистр прескалера. Содержит число, при равенстве которому T0PC сбрасывается T0PC, T1PC Регистр содержимого прескаллера. Увеличивается каждый такт синхросигнала. Например: T0PR=10 ; Тогда значение T0TC будет увеличиваться через каждый 10 импульс синхросигнала. T0IR, T1IR Регистр прерывания. Биты соответствуют источнику прерывания, запись 1 – сбросу. T0TCR, T1TCRРегистр управления таймером/счетчиком.

4 РЕГИСТР ПРЕРЫВАНИЙ ТС T0IR, T1IR MROID0Флаг прерывания сравнения 0 MR1ID1Флаг прерывания сравнения 1 MR2ID2Флаг прерывания сравнения 2 MR3ID3Флаг прерывания сравнения 3 CR0ID4Флаг прерывания захвата 0 CR1ID5D5Флаг прерывания захвата 1 CR2ID6D6Флаг прерывания захвата 2 CR3ID7D7Флаг прерывания захвата 3 Доступен по чтению для определения источника прерывания и по записи для сброса прерывания

5 РЕГИСТР УПРАВЛНИЯ Т/С T0TCR, T1TCR EnableD0Разрешение работы ТС ResetD1Сброс таймера и прескалера mode0D0D0D1,D0 - поле режима ТС mode1D1D таймер по гребню PCLK счетчик по фронту CAP счетчик по срезу CAP счетчик по обоим CAP inpsel0D2D2 inpsel1D3D3 РЕГИСТР УПРАВЛНИЯ ИСТОЧНИКОМ T0CTCR, T1CTCR D3,D2 - поле CAP источника CAP0.0, CAP CAP0.1, CAP CAP0.2, CAP CAP0.3, CAP1.3

6 Структура схемы подачи счетных импульсов на вход Т/С

7 РЕГИСТР УПРАВЛЕНИЯ СРАВНЕНИЕМ Т/С T0MСR, T1MCR ( [2] стр.194) MR0ID0 Флаг разрешения прерывания от канала сравнения 0 MR0RD1 MR0SD2 Флаг разрешения сброса Т/C от канала сравнения 0 Флаг разрешения останова счета Т/С от канала сравнения 0 MR1ID3D3 Флаг разрешения прерывания от канала сравнения 1 MR1RD4D4 MR1SD5D5 Флаг разрешения сброса Т/C от канала сравнения 1 Флаг разрешения останова счета Т/С от канала сравнения 1 MR2ID6D6 Флаг разрешения прерывания от канала сравнения 2 MR2RD7D7 MR2SD8D8 Флаг разрешения сброса Т/C от канала сравнения 2 Флаг разрешения останова счета Т/С от канала сравнения 2 MR3ID9 Флаг разрешения прерывания от канала сравнения 3 MR3RD10 Флаг разрешения сброса Т/C от канала сравнения 3

8 РЕГИСТР УПРАВЛЕНИЯ ВНЕШНИМ СРАВНЕНИЕМ Т/С T0EMR, T1EMR ( [2] стр.196) EM0D0 Бит отражает состояние выхода MAT0.0, MAT1.0 EM1D1 EM2D2 EM3D3D3 EMC0D5,D4 Биты управления режимом внешнего сравнения канала 0 Бит отражает состояние выхода MAT0.1, MAT1.1 Бит отражает состояние выхода MAT0.2, MAT1.2 Бит отражает состояние выхода MAT0.3, MAT1.3 EMC1D7,D6 Биты управления режимом внешнего сравнения канала 1 EMC2D9,D8 Биты управления режимом внешнего сравнения канала 2 EMC3D11,D10 Биты управления режимом внешнего сравнения канала – Нет управления выходом 0 1 – Сброс пина при событии 1 0 – Установка пина при событии 1 1 – Изменение состояния пина при событии

9 Структура работы схемы сравнения

10 РЕГИСТР УПРАВЛЕНИЯ ЗАХВАТОМ Т/С T0CR, T1CR ( [2] стр.195) CAP0RED0 Флаг разрешения записи в T0CR0 Т/С по фронту сигнала на CAP0.0 D1 CAP0ID2 CAP0FE Флаг разрешения записи в T0CR0 Т/С по срезу сигнала на CAP0.0 Флаг записи в T0CR0 Т/С и прерывания по сигналу на CAP0.0 CAP1RED3D3 Флаг разрешения записи в T0CR1 Т/С по фронту сигнала на CAP0.1 D4D4 CAP1ID5D5 CAP1FE Флаг разрешения записи в T0CR1 Т/С по срезу сигнала на CAP0.1 Флаг записи в T0CR1 Т/С и прерывания по сигналу на CAP0.1 CAP2RED6D6 Флаг разрешения записи в T0CR2 Т/С по фронту сигнала на CAP0.2 D7D7 CAP2ID8D8 CAP2FE Флаг разрешения записи в T0CR2 Т/С по срезу сигнала на CAP0.2 Флаг записи в T0CR2 Т/С и прерывания по сигналу на CAP0.2

11 Структура работы схемы захвата