Микропроцессоры Архитектура ЭМП Лекция 9. Архитектура ЭМП В предыдущем параграфе мы изучили схему выводов и их назначение у типового микропроцессора. - презентация

1 Микропроцессоры Архитектура ЭМП Лекция 9

2

3 Архитектура ЭМП В предыдущем параграфе мы изучили схему выводов и их назначение у типового микропроцессора. Здесь рассмотрим архитектуру того же МП, приведенную на рис Начнем с внутренних соединений. Микропроцессор обладает восемью двунаправленными связями с шиной данных, по которым они выводятся на внутреннюю шину. Слева от МП показаны 16 выходов на адресную шину с буферами/защелками на внутренней адресной шине. Выходы управления показаны внизу слева; это линии записи, чтения и ГТИ.

4 Архитектура ЭМП Внизу справа от МП принимаются два сигнала по линиям сброса и требования прерывания. У нашего МП есть внутренняя цепь ГТИ, и ему нужен только один внеш­ний кристалл (или в некоторых случаях одна емкость) для запуска МП. Наконец, этот микропроцессор запитан от единственного источника напряжением +5 В. Функциональные назначения большинства устройств, составляющих этот микропроцессор, были уже изучены, мы их напомним только коротко.

5 Архитектура ЭМП Регистр команд: это устройство является 8- разрядным регистром и содержит первый байт команды (ее КОП). Дешифратор команд: это устройство интерпретирует (декодирует) содержимое регистра команд, определяет микропрограмму для выполнения нужной из всего множества команд и последовательно вводит в действие секцию управления.

6 Архитектура ЭМП Арифметико-логическое устройство (АЛУ): это устройство выполняет операции арифметические, логические и сдвига, в результате которых устанавливает регистр состояния (индикаторы). Результаты помещаются в аккумулятор, связанный с внутренней шиной. Часто внутренние регистры и аккумулятор рассматриваются как часть АЛУ. Условия индикатора передаются в устройство управления и синхронизации.

7 Архитектура ЭМП Аккумулятор: это устройство является универсальным 8-разрядным регистром, где концентрируется большинство результатов выполнения команд арифметических, логических, загрузки, запоминания результата, ввода/вывода. Счетчик команд: это устройство является разновидностью 16-разрядной памяти, которое постоянно указывает на следующую выполняемую команду. Оно всегда содержит 16-разрядный адрес. Счетчик может быть инкрементирован или сброшен устройством управления или изменен командой передачи данных.

8 Архитектура ЭМП Устройство управления и синхронизации: это устройство получает сигналы дешифратора команд для определения природы выполняемой команды. Оно получает также информацию от регистра состояния в случае условного перехода. Сигналы управления и синхронизации передаются во все устройства системы для координации выполнения команд, и, наконец, оно вырабатывает сигналы управления внешними устройствами (ОЗУ, ПЗУ, УВВ и т. д.).

9 Диаграмма тактовых импульсов Рис.5.7 Диаграмма тактовых импульсов Регистр состояния: элементарный микропроцессор на рис. 5.6 содержит в своем регистре состояния индикаторы только нуля и переноса.

10 Архитектура ЭМП Новые дополнительные устройства этого микропроцессора содержат внутренний ГТИ, систему управления прерываниями, указатель стека и универсальный регистр данных/адреса. Цепь внутреннего ГТИ с внешним кристаллом генерирует сигналы, аналогичные показанным на рис Генератор тактовых импульсов выдает сигналы с двумя различными фазами для использования их внутри микропроцессора. Выход CLK МП имеет сигнал, идентичный сигналу Ф2, и служит для синхронизации событий во всей системе. На рис. 5.7 сигналы ГТИ разделены на периоды Т (T 1, T 2 и т. д.), определенное число которых формирует машинный цикл. Периоды Т имеют всегда постоянную длительность, тогда как длительность машинного цикла может меняться

11 Архитектура ЭМП (на рис. 5.7 приведен машинный цикл, включающий в себя четыре периода Т). Соотношения между периодами Т (Г 1; Г 2. и т. д.) и машинными циклами (М и М 2 и т. д.) приведены на рис. 5.8, а. Машинные циклы определяют функционирование МП; считывание, запись, извлечение или выполнение. В нашем МП типовыми циклами являются: считывание (извлечение КОП); считывание из памяти или УВВ; запись в память или УВВ; выполнение внутренней операции.

12 Архитектура ЭМП Рис Синхронизация в машинном цикле команды STORE (а) и ADD (б) с непосредственной адресацией. (Сложить содержимое аккумулятора с содержимым следующего непосредственно за КОП байта программной памяти и сумму сохранить в аккумуляторе)

13 Архитектура ЭМП Команда STORE (разместить данные) разделена на четыре цикла (М 1М 4 ), как показано на рис. 5.8, а: во-первых, извлечение КОП (считывание); во-вторых, считывание из программной памяти; в-третьих, еще одно считывание из программной памяти; в-четвертых, операция записи в память.

14 Сочетание этих четырех действий (считывание, считывание, считывание, запись) составляет цикл команды. Отметим, что все машинные циклы выполняются не одинаковое время. Первый M 1 занимает 4 периода Т, тогда как все остальные занимают только по 3. Полный цикл команды занимает 13 периодов.

15 Архитектура ЭМП Отметим, что все машинные циклы выполняются не одинаковое время. Первый M 1 занимает 4 периода Т, тогда как все остальные занимают только по 3. Полный цикл команды занимает 13 периодов. На рис. 5.8, б приведен пример выполнения во времени команды непосредственного сложения. Первым машинным циклом M 1 является извлечение КОП (считывание). В течение периода T 4 машинного цикла МП декодирует команду сложения ADD и решает, что для ее завершения ему надо два дополнительных цикла

16 Архитектура ЭМП Во втором цикле М 2 считывается следующий байт из памяти, которым является операнд, и в течение цикла M 3 выполняет операцию ADD в АЛУ. Заметим на рис. 5.8, что машинные циклы занимают не одинаковое время, но не больше, чем цикл команды.

17 Архитектура ЭМП Устройство управления прерываниями (см. рис. 5.6) принимает сигнал прерывания с внешнего устройства через вход JNTR. Оно управляет по этому сигналу МП в соответствии с ранее рассмотренными этапами (см. § 5.2). Таким образом, МП ветвится в подпрограмму обслуживания прерываний, которая отвечает на требование прерывания, и по окончании ее МП возвращается в основную программу.

18 Архитектура ЭМП Указатель стека подобен счетчику команд в том смысле, что в нем содержится адрес, который он инкрементирует или декрементирует, он может быть также загружен новым адресом. Емкость указателя стека составляет 16 бит, т. е. он может посылать адрес по 16 линиям. Мы увидим использование указателя стека более подробно в § 5.5.

19 Архитектура ЭМП Регистр данных/адреса (см. рис. 5.6) составляется из двух 8-разрядных регистров, которые могут быть использованы вместе или раздельно; они обозначены Н и L соответственно старшему (HIGH) и младшему (LOW) байтам. Когда эти два регистра используются вместе, мы обращаемся к паре HL. Регистры Н и L являются универсальными подобно аккумулятору в том смысле, что они могут быть инкрементированы, декрементированы, загружены данными и служить источником данных

20 Архитектура ЭМП Пара HL может служить также адресным регистром и хранить адрес назначения в ходе размещения данных в памяти или адресом источника в ходе загрузки аккумулятора. Таким образом, регистры Н и L могут быть использованы для размещения данных и манипуляций с ними или как указатель адреса. Подробнее использование регистра данных/адреса показано в § 5.4. Некоторые микропроцессоры обладают специальным регистром счетчиком данных, который указывает на ячейку памяти (он используется подобно паре регистров HL нашего МП).