1 Лекция 5 ТЕМА 2 Универсальные микроконтроллеры 2.1 Семейство Intel MCS-51 Лектор: Люличева И.А.

Презентация:



Advertisements
Похожие презентации
Микропроцессорные системы ЭФУ АРХИТЕКТУРА 8-РАЗРЯДНОГО МИКРОПРОЦЕССОРА.
Advertisements

Микроконтроллеры AVR семейства Mega. Отличительные особенности FLASH-память программ объемом от 8 до 256 Кбайт (число циклов стирания/записи не менее.
Микропроцессоры Архитектура ЭМП Лекция 9. Архитектура ЭМП В предыдущем параграфе мы изучили схему выводов и их назначение у типового микропроцессора.
Тема 2. Способы адресации и система команд МП. Непосредственная адресация Суть способа. Требуемые данные (#data ̶ непосредственный операнд, константа)
Общая структура и состав персонального компьютера.
Организация микроконтроллеров. Классификация и структура микроконтроллеров 8-разрядные МК для встраиваемых приложений 16-ти и 32-х разрядные МК Цифровые.
Семейства MCS–51 Микроконтроллеры (ОЭВМ) семейства MCS–51 Архитектура Компьютеров2011.
Учебный курс Принципы построения и функционирования ЭВМ Лекция 11 Микрокоманды и микрооперации профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович.
Процессор – это блок, предназначенный для автоматического считывания команд программы, их расшифровки и выполнения.
1 Лекция 3 ЭВМ – средство обработки информации. Комбинационные схемы и конечные автоматы. Информатика 2 Министерство образования и науки Российской Федерации.
Взаимодействие устройств компьютера. Общая структурная схема компьютера.
Лекция 10. Контроллеры параллельной передачи данных. Параллельный интерфейс.
Микропроцессоры Лекция 6. СТРУКТУРА ЭЛЕМЕНТАРНОГО МИКРОПРОЦЕССОРА (ЭМП) Основным устройством всех цифровых систем (ЦС) является центральный процессор.
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 6: Уровень архитектуры набора команд ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв.
Структурная схема компьютера Взаимодействие устройств компьютера.
Процессоры, платы Центральный процессор (ЦП), центральное процессорное устройство (ЦПУ) Устройство компьютера, которое обеспечивает общее.
Лекция 6. Способы адресации в микропроцессорных системах.
1 Лекция 6 Проектирование устройств на универсальных микроконтроллерах 1 Лектор: Люличева И.А.
Интерфейсы цифроаналоговых преобразователей. Цифровые интерфейсы выполняют функцию связи управляющих входов ключей ЦАП с источниками цифровых сигналов.
Архитектура вычислительной машины (Архитектура ЭВМ) концептуальная структура вычислительной машины, определяющая проведение обработки информации и включающая.
Транксрипт:

1 Лекция 5 ТЕМА 2 Универсальные микроконтроллеры 2.1 Семейство Intel MCS-51 Лектор: Люличева И.А.

2 Содержание Обзор рынка и областей применения МК Основные элементы базовой архитектуры 8051 Карта памяти Блок регистров специальных функций Система команд

3 8-разрядные МК

4 Области применения 8- разрядных МК

5 Структурная схема типичного применения МК

6 1. Семейство Intel MCS-51 Однокристальный микроконтроллер 8051 является представителем МК семейства Intel MCS-51, которое в настоящее время занимает лидирующую позицию по количеству разновидностей и количеству компаний, которые выпускают его модификации. На сегодняшний день существует больше 200 модификаций микроконтроллеров, которые выпускаются почти 20 компаниями. Основными производителями клонов MCS-51 являются фирмы Philips, Siemens, Intel, Atmel, Dallas Semiconductor, Temic Semiconductor, Oki, AMD, Gold Star, Winbond и ряд других.

7 Intel MCS-51 Архитектуру 8051 используют в своих разработках ведущие производители электронного оборудования, создавая MCS- Контролеры (Mixed Signal Microcontroller). Например, Analog Devices, Burr-brown, Texas Instruments и прочие. Разработчиком архитектуры MCS-51 является фирма Intel, которая в 1980 году выпустила микроконтроллер 8051 на базе n-МОП технологии, в кристалле было использовано 128 тысяч транзисторов, что в 4 раза превышало количество транзисторов в 16- разрядном микропроцессоре 8086.

8 Intel MCS-51 Основные модификации базовой модели 8051: n-моп технология: 8031AH (KP1816BE31) без резидентной памяти программ; 8051АН ( KP1816BE51); 8751H (KM1816BE751) – EPROM (с ультрафиолетовым стиранием информации); КМОП технология: 80C31 (KP1830BE31); 80C51 (KP1830BE51); 87C751(KM1830BE751) – EPROM.

9 Структурная схема МК Основу структурной схемы микроконтроллера образует внутренняя двунаправленная 8- разрядная шина, которая связывает между собой основные узлы и устройства микроконтроллера: устройство управления (CU), арифметико-логическое устройство (ALU), резидентную память программ (ПП, RPM), резидентную память данных (ПД, RDM), блок регистров специальных функций, в который входят параллельные порты ввода/вывода, а также программируемые таймеры и последовательный порт.

10 Рисунок 1. Структура ОМК Intel 8051

11 Блоки MCS-51 два 16-разрядных счетчика-таймера; четыре 8-разрядных порта ввода/вывода, каждый бит которых можно настроить на ввод или вывод; контролер последовательного порта; контролер обработки прерываний с пятью источниками запросов, двое из которых внешние; встроенный тактовый генератор;

12 Intel MCS-51 8-розрядное АЛУ; аппаратная реализация умножения; развитая система команд с разделенным обращением к памяти программ и памяти данных; механизм обработки битовых данных, размещенных в резидентном ОЗУ данных и в зоне регистров специальных функциях;

13 Назначение выводов МК51 RST - Сигнал общего сброса XTAL1. XTAL2 - Выводы для подключения кварцевого резонатора. Ucc, Vcc( GND) – питание и земля. PSEN - Разрешение внешней памяти программ. ALE - Выходной сигнал строба адреса (для ОЗУ – памяти данных). Остальные (Р0-Р3, ЕА) детально – в методичке к ЛБ1 и немного позднее.

14 Память MCS-51 Внутренняя память МК состоит из четырех банков регистров по 8 регистров в каждом; резидентной памяти программ 4Кх8; резидентная памяти данных (ОЗУ) 128 байт (00-7fh), которая обеспечивает гибкое управление его ресурсами за разделена на 3 на зоны - регистров, битов и свободную зону; пространство регистров специальных функций 128 байт (80h-ffh);

15 Память MCS-51 МК 8051 имеет Гарвардскую архитектуру. Поэтому его резидентные память программ (ПП) и память данных (ПД), физически и логически разделены, имеют разные механизмы адресации, работают под управлением разных сигналов и выполняют разные функции.

16 Резидентная память данных

17 РЕЗИДЕНТНАЯ ПАМЯТЬ ПРОГРАММ 8051 Внутренняя (резидентная) память программ имеет емкость 4 Кбайт и предназначена для хранения команд, констант, управляющих слов инициализации, таблиц перекодировки и т.п. Резидентная память программ имеет 12- битную шину адреса, управление которой выполняется счетчиком команд (PC), а также регистром - указателем данных (DPTR). Последний выполняет функции базового регистра при косвенной адресации, или используется в командах работы с таблицами.

18 Вектор прерываний и ПП Система прерываний включает 5 источников прерываний с фиксированными векторами, из которых 2 внешних (входы INT0, INT1) и 3 внутренних (таймеры 0 и 1, последовательный порт) источника. 0030Free memory 0023SINT 001ВТ1 0013Int1 000BT0 0003Int0 0000Reset

19 Внешняя память При необходимости пользователь может расширять память программ установкой внешнего ПЗУ. Доступ к внутреннему или внешнему ПЗУ определяется значением сигнала на выводе ЕА (External Access): EA = Ucc (напряжение питания) – доступ к внутреннему ПЗУ; EA = 0 (потенциал земли) – доступ к внешнему ПЗУ. Внешняя память программ и данных может составлять по 64 Кбайт и адресоваться с помощью портов P0 и P2.

20 Подключение внешней памяти программ

21 Блок регистров специальных функций Регистры специальных функций - это дополнительные устройства, которые отображаются в адресное пространство внутренней памяти данных. В различных х51-совместимых микроконтроллерах состав дополнительных устройств различается. Микроконтроллеры различаются между собой количеством параллельных портов, последовательных портов, таймеров.параллельных портовпоследовательных портовтаймеров Регистры специальных функций (для более современного семейства x51) с указанием их адресов в адресном пространстве SFR внутреннего ОЗУ приведены на следующем слайде.

22 Блок регистров специальных функций (совр. Аналог 8051)

23 Альтернативные функции порта Р3

24 Система команд универсальных микропроцессоров Система команд любого процессора характеризуется форматами команд, группами команд (знать обязательно!) и видами адресации. Форматы команд зависят от архитектуры МП, вида адресации, а также от разрядности конкретного МП.

25 Характеристика системы команд МК 8051 Группы команд МК Передачи данных Арифметические Логические Передачи управления Работы с битами Форматы команд 1,2,3 байта Виды адресации (10 видов!)

26 Форматы команд Самые короткие команды (с косвенной адресацией или прямой к аккумулятору) занимают 1 байт. Примеры 1б команд NOP, INC A, RR A, MOV Гораздо больше 2х байтных команд, при этом 1б – код операции, а второй или 8- битный адрес или 8 битные данные, но есть и экзотические команды – AJMP addr11 бит, сколько остается на код? 5 бит!!

27 Форматы команд

28 Форматы команд Примеры 3х байтных команд LJMP ad16; - длинный 2-байта адрес перехода. CJNE R1,#10,rel; - КОП, 8 бит данных, 8 бит адреса перехода.

29 Форматы команд

30 Виды адресации Неявная RR A, DAA – 10-тичн. Коррекция А CLR C – сброс бита переноса ( ). Прямая к байтам КОП addr8 Пример MOV R0, 40h; ADD R1, R2 Прямая к битам КОП bit8 Пример SETB P0.0, ORL R0.0, C Непосредственная КОП data8 Пример MOV R0, #40h; ADD R1, #40h Косвенная содержит один байт! - КОП Пример A; #5 Стековая PUSH R0, ACALL, RET

31 Группы команд 1. Передачи данных MOV op1, {#10; Pi} MOVX XCH op1, op2; PUSH op1, POP op1. SWAP A – обмен тетрадами. 2. Арифметические команды: INC ор; DEC ор; ADD op1, {#10; Pi} SUB op1, op2; MUL AB; DIV AB; 3. Логических команды и сдвиги: ANL op1, op2; ORL op1, op2; XRL op1, op2; RL A,RR A, RLC A, RRC A циклические сдвиги влево и вправо и через перенос.

32 Группы команд 4. Команды передачи управления: AJMP ad11; LJMP ad16; SJMP rel(+-шаг7); JZ/JNZ rel; JС/JNС rel; JB/JNB rel; DJNZ R1,rel; CJNE A,P0,rel; CJNE R1,#10,rel; CZNE r1,# b,rel; ACALL ad11; LCALL ad16, RET,RETI

33 Группы команд 5. Команды работы с битами – все что можно делать с битом: CLR bit, SETB bit; Обнулить или установить CPL bit; инвертировать ANL C,bit; ORL C,bit; XRL C,bit; логич. опер MOV C,bit, MOV bit,C; операции пересылки Ну и передачи управления по биту JB/JNB.

34 Пример задержки из двух вложенных циклов Mov R1, 20h; Прямая адр. длина задержки хранится по адресу 20Н M0: Mov R2, #FFh Djnz R2, $; переход на себя Djnz R1, M0

35 Формирование коротких импульсов в порту Р0 Mov R1, #50 IMP0: Setb P0.0 NOP CLR P0.0 NOP Djnz R1, IMP0

36 Вопросы для самоконтроля Что такое МК, какие блоки в него входят? Какие фирмы выпускают аналоги 8051? Поясните структуру блока регистров спец. Функций МК Перечислите группы команд МК Приведите по 2 примера 1,2 и 3 байтных команд. Приведите алгоритм программы задержки из двух циклов.