Кафедра компьютерные системы и технологии курс Системы ввода-вывода,интерфейсы и периферия компьютеров часть 1 системы ввода-вывода и интерфейсы Лектор профессор Чернышев Ю.А.

Тема 1.1. Основные принципы построения систем ввода вывода и интерфейсов

Что такое система ввода-вывода и периферия? Система ввода-вывода-средства пере- дачи информации,объединяющих между собой основные устройства компьютера: ЦПр.,ОЗУ и ПУ. Периферийные устройства-средства пе- редачи информации между внешним ми- ом и компьютером.

Роль и место систем ввода-вывода и интерфейсов в компьютере

ИНТЕРФЕЙС Средства и правила,обеспечивающие взаимосвязь устройств между собой,на- зываются интерфейсом. В интерфейсе стандартизируются: 1.Назначение и количество линий интерфейса. 2.Параметры электрических сигналов. 3.Протоколы обмена информацией. 4.Конструктивные параметры.

Основные принципы передачи информации в вычислительных системах

Системные интерфейсы и шины расширения

Интерфейсы периферийных устройств

Структура систем ввода-вывода

Тема 1.2. Основные функции и принципы построения интерфейсов

Протоколы передачи данных в компьютерных интерфейсах

Системные интерфейсы, шины расширения ТЕМА 1.3

Шина ISA (Industry Standart Architekture) Архитектура шины Однопроцессорная Трехшинная архитектура 8,16 разрядов данных,24 разряда адреса Асинхронная Производительность 4мбайта/сек, частота 8мгц 11 линий прерывания,7 линий ПДП Задатчики: ЦПр, КПДП, Перестановщик байт Блочной передачи нет Два адресных пространства: ОЗУ, регистры Вв/Выв

Типы циклов шины Ц ПрПлата расш. Контр. ПДП Контр рег. 16 р.8 р.16 р.8 р.16 р.8 р. ОЗУв/в.ОЗУв/в. ОЗУ, в/вОЗУ 0 такт ожид. норм. цикл удл. цикл норм. цикл удл. цикл чтениезаписьчтение Тип задатчика Тип ресурса Тип памяти Тип цикла Операция

Сигналы шины ISA Сигналы адреса и данных SA(System Adres)[19-0] - адрес с «защелкиванием» LA(Latchable Adres)[24-17] - адрес без «защелкивания» SD(System data)[15-0] – данные # SBHE(System Bus High Enable) – передача старшего байта BALE(Bus Adres Latch Enable) – строб адреса AEN(Adres Enable) – разрешение ПДП Сигналы команд # MEMR(Memory Read) – чтение ОЗУ # MEMW(Memory Write) – запись ОЗУ # I/OR(Input Output Read) – чтение Вв-Выв # I/OU(Input Output Write) – запись Вв-Выв # MEMCS16(Memory Cycle Select) – 16раз. ОЗУ # I/OCS16(Input Output Cycle Select) – 16раз. Вв-Выв I/OCHRDY(I/O Cannel Ready) – готовность Вв-Выв #OWS(O Wite States) – 0 циклов ожидания # REFRESH – регенерация ОЗУ

Сигналы управления # Master – задатчик внешней платы # I/O CH CK(I/O Channel Check) – ошибка RESET – сброс SYSCLC(System Clock) – синхроимпульсы,8мгц OSC – генерация сигналов с частотой мгц Сигналы прерывания IRQ(Interrup ReQuest) – сигналы прерывания [15,14,12,11,10],[976543] DRQ(Direct memory access ReQuest) – запрос ПДП [7,6,5,0],[3,2,1] DACK(DMA Request Acknowledge] – разрешение ПДП [7,6,5,0],[3,2,1] T/C(Terminal Count) – окончание ПДП

Временные диаграммы чтения или записи на шине ISA

Цикл обмена DMA

Шина PCI (Peripheral Component Interconnect) Базовая версия PCI: Тактовая частота шины 33 МГц, используется синхронная передача данных; Пиковая пропускная способность 133 МБ в секунду; Параллельная шина данных шириною 32-бита; Адресное пространство 32-бита (4 ГБ); Сигнальный уровень 3.3 или 5 вольт.

Позже появляются следующие ключевые модификации шины: PCI 2.2 допускается 64-бит ширина шины и/или тактовая частота 66 МГц, т.е. пиковая пропускная способность до 533 МБ/сек.; PCI-X, 64-бит версия PCI 2.2 с увеличенной до 133 МГц частотой (пиковая пропускная полоса 1066 МБ/сек.); PCI-X 266 (PCI-X DDR), DDR версия PCI-X (эффективная частота 266 МГц, реальная 133 МГц с передачей по обоим фронтам тактового сигнала, пиковая пропускная полоса 2.1 ГБ/сек); PCI-X 533 (PCI-X QDR), QDR версия PCI-X (эффективная частота 533 МГц, пиковая пропускная полоса 4.3 ГБ/сек.); Mini PCI PCI с разъемом в стиле SO-DIMM, применяется преимущественно для миниатюрных сетевых, модемных и прочих карточек в ноутбуках; Compact PCI стандарт на форм фактор (модули вставляются с торца в шкаф с общей шиной на задней плоскости) и разъем, предназначенные в первую очередь для промышленных компьютеров и других критических применений;

многопроцессорная; двухшинная архитектура; 32, 64 – разрядная адресация данных; синхронная шина; производительность 133 Мбайт/сек – 4,3 Гбайт/сек, частота 33 МГц – 133 МГц, эффективная частота до 533 МГц, использование технологий DDR и QDR; пакетная передача данных, транзакции; арбитрация; таймер-задержка; два метода адресации; три адресных пространства: ОЗУ, регистры ввода/вывода, автоконфигурация; поддержка автоконфигурации; контроль четности. Архитектура шины

Пр ОЗУ Контр. ОЗУ Авто конф. Арб. Исп. Зад. Мост П У PCI, ISA IDSEL GRN REQ Главный мост PCI – A/D, Управл.

Базовые сигналы шины PCI AD[31-0] – адрес – данные; C/BE[3-0] – код команды, указатель байт; #FRAME – начало и конец транзакции; #DEVSEL – исполнитель найден; #IRDY – готовность задатчика, строб данных; #TRDY – готовность исполнителя, строб данных; #STOP – прерывание транзакции от исполнителя; #LOCK – выполнение нескольких транзакций; #REQ – запрос на захват шины; #GNT – разрешение на захват шины; IDSEL – выбор устройства при автоконфигурации; PAR – контроль по четности A/D, C/BE; #PERR – ошибка паритета; #SERR – системная ошибка; #RST – сброс; CLK – синхроимпульс.

Декодирование команд шины PCI

Чтение

Запись

Арбитрация

Автоконфигурация

шина(порт) AGP (Acceleration Graphic Port) AGP построен на базе шины PCI. 32 разряда адреса/данных,частота 66мггц Высокая прозводительность за счет: 1.Конвейеризации обращения к памяти. 2.Умножении частоты передачи данных по отношению к 66мггц(2х,4х,8х). 3.Демультипликация шины адреса/дан- ных.

Шина AGP Циклы обращения к памяти PCI и AGP Конвейер AGP

Производительность шины AGP1х-266мбайт/сек AGP2х-533мбайт/сек AGP4x-1066мбайт/сек AGP8x-2132мбайт/сек

Шина PCI Express Последовательная системная шина общего назначения; Имя PCI Express, на стадии проектирования была также известна как 3GIO (Ввод-вывод третьего поколения) или по кодовому имени рабочей группы и проекта «Arapahoe», причем оба названия (3GIO и PCI Express) являются зарегистрированными торговыми марками PCISIG; Дата рождения 22 июля 2002 года опубликована базовая спецификация протокола и сигнального уровня, а также базовая спецификация на форм-фактор и энергопотребление карт и разъемы; Фактически совокупность независимых самостоятельных последовательных каналов передачи данных; Сигнальный уровень 0.8 вольт. Каждый канал состоит из двух дифференциальных сигнальных пар (необходимо только 4 контакта):

Используется избыточное защищенное от помех кодирование каждый байт при передаче представляется десятью битами; Пропускная способность 2.5 Гигабита (250 МБ) в секунду для одного канала в каждом направлении одновременно (полный дуплекс), однако, следует учесть, что эффективная скорость передачи данных за вычетом избыточного кодирования составляет 2 Гигабита (200 МБ) ровно; Стандартизированы 1, 2, 4, 8, 16 и 32 канальные варианты (до 6.4 эффективных Гигабайт в секунду соответственно, при передаче в одну сторону и вдвое больше при передаче в обоих направлениях). При передаче данных они передаются параллельно (но не синхронно) по всем доступным каналам:

Вся контрольная информация передается по тем же линиям что и данные, используется стек протоколов, из нескольких уровней, включая маршрутизацию данных; Стандарт предусматривает и альтернативные носители сигнала, такие как оптические волноводы; Возможность динамического подключения и конфигурации устройств; Возможность распознавания и использования альтернативных (улучшенных) протоколов обмена.

Деление на уровни

Самый простой вариант перехода на PCI-Express для стандартных по архитектуре настольных систем

Однако в будущем логично ожидать появление некоего разветвителя PCI Express. Тогда вполне оправданным станет и объединение северного южного мостов. Приведем примеры возможных системных топологий. Классический PC с двумя мостами:

Более обобщенная (серверная) архитектура с одним мостом:

Мощный сервер:

Производительный сетевой раутер:

Шина HyperTransport

Тема 1.4. Интерфейсы периферийных устройств (Centronics, RS232, SCSI, USB)

Параллельный интерфейс: LPT-порт

Последовательные интерфейсы: СОМ-порт

шина SCSI (Small Computer System Interface)

Структура SCSI Хост контроллер ЦУ 0ЦУ 1ЦУ 15 ПУ Коннектор …

Bus Free Arbit- ration Selec- tion Message Out Command Data Message In

Фаза сообщений (message In/Out) Код сообщения - 1 байт 7 0 Код сообщенияАргумент - 2 байта 01hКод сообщенияДлина - 3 байта Расширенное сообщение Команды ОбщиеСпециальные ОбязательныеДополнительные Фирменные

Дескриптор команд Op code 7 0 LUN Length Control В команде 6 байт, 10 байт, 12 байт LBA 6 – 21 бит 10, 12 – 32 бит 6 – 1 байт 10 – 2 байта 12 – 4 байта 10, 12 имеют 1 байт резерва

Шина USB (Universal Systems Interface)

1N Хост контроллер Устр. - функции

СТРУКТУРА ХАБА БУ Восходящий порт … БУ Восходящий порт …

ТИПЫ ПЕРЕДАЧИ ДАННЫХ

Рис. 4.10а. Формат прерывания

Рис. 4.10б. Формат изохронных передач

Тема 1.5. Аппаратные средства интерфейсов и систем ввода-вывода

Чипсет(Chipset) Чипсет-набор микросхем,являющихся интер- Фейсом между составными частями компьюте- ра: ЦПр,ОЗУ,ПЗУ,порты ввода-вывода. Обычно это две микросхемы: южный мост и северный мост.

Свойства чипсет Intel 440BX: - возможность подключения двух проце- сcоров Pentium ll; - поддержка памяти EDORAM и SDRAM; - системная шина 64 бита,частота 66и 100 МГц; - синхронный интерфейс PCI (33 МГц); - порт AGP1x/2x,частота 66/100 МГц; - управление энергопотреблением.

Характеристики чипсет i810: - поддержка однопрцессорной конфигу- рации; - системная шина 66 и 100МГц,64 разр.; - интерфейс памяти SDRAM на 100МГц; - 2Д/3Д графическое ядро; - поддержка шины PCI 2.2; - управление энергопотреблением; - контроллер Ultra ATA/66; - интерфейс LPC(Lou Pin Count); - отсутствие шины ISA;

Характеристики чипсет-северный мост i925 - поддержка процессоров с частотой шины 533/800МГц; - двухканальный контроллер памяти DDR333/400 и DDR2-400/533МГц; - шина для видеоускорителей PCI Expessx16; - встроенная графика для i915;

Характеристики чипсет южный мост ICH6 - 4порта PCI Express x1; - Matrix Storage-поддержка устройств Serial ATA с RAID и AHCI,4 порта; - High Defenition Audio-новый стандарт для встроенного звука; - Wireless Connrct-организация беспроводной сети - 8 портов USB; - 6 устройств PCI Bus Master; - 1 канал Parallel ATA; - MAC контроллер Fast Ethernet (10/100/1000);

Северный мост -чипсет х38 Express - поддержка новых процессоров Cele- ron,Pentium и семейства Core 2 c систе- мной широй 800/1066 и 1333МГц; - двухканальный контроллер памяти DDR2-533/1066/1333; - 2 графических интерфейса PCI Express2.0x16; - шина DMI -2Гб/с для южного моста ICH9.

Чипсет Intel ICH9-южный мост - 6 портов PCI Express; - 4слота PCI; - 4 порта Serial ATA II,режим AHCI; - организация RAID-массива с функцией Matrix RAID; - 12 устройств USB 2.0; - MAC-контроллер Gigabit Ethernet; - поддержка Intel Turbo Memori; - High Defenition Audi - обвязка низкоскоростной,старой периферии.

Таймер Програмно управляемое устройство предназначенное для задания вре- менных интервалов различного ви- да в системах ввода-вывода и интер- фейсах.