АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 4: Цифровой логический уровень ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв Л.Н.,

Презентация:



Advertisements
Похожие презентации
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 3: Цифровой логический уровень ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв Л.Н.,
Advertisements

АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 6: Уровень архитектуры набора команд ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв.
1 Лекция 3 ЭВМ – средство обработки информации. Комбинационные схемы и конечные автоматы. Информатика 2 Министерство образования и науки Российской Федерации.
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 5: Уровень микроархитектуры ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв Л.Н.,
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 4: Цифровой логический уровень (продолжение) ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н.
Учебный курс Введение в цифровую электронику Лекция 2 Базовые элементы цифровой электроники кандидат технических наук, доцент Новиков Юрий Витальевич.
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 3: Типовое устройство компьютера. Устройство внешних носителей данных ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр.,
Тема 11 Медицинская помощь и лечение (схема 1). Тема 11 Медицинская помощь и лечение (схема 2)
Тренировочное тестирование-2008 Ответы к заданиям КИМ Часть I.


Типовые расчёты Растворы
Департамент экономического развития Ханты-Мансийского автономного округа - Югры 1.
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 2: Типовое устройство компьютера ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв.
Информатика ЕГЭ Уровень-А8. Вариант 1 Укажите логическое выражение, равносильное данному: (А^B) v ((¬B ^ ¬A) v A). 1) (A^ B) v (¬B) 2) (A ^ B) v (¬A)
Логические основы устройства компьютера. Базовые логические элементы.
ЗРИТЕЛЬНЫЕ ИЛЛЮЗИИ ОПТИЧЕСКИЕ ОБМАНЫ 1. Зрительная иллюзия – не соответствующее действительности представление видимого явления или предмета из-за особенностей.
АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 7: Уровень операционной системы. Уровень ассемблера. ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор,
Маршрутный лист «Числа до 100» ? ? ?
ИД «Первое сентября». Журнал «Физика» 2/ Роза ветров 9 ИД «Первое сентября». Журнал «Физика» 2/2014.
Транксрипт:

АРХИТЕКТУРА СОВРЕМЕННЫХ ЭВМ Лекция 4: Цифровой логический уровень ВМиК МГУ им. М.В. Ломоносова, Кафедра АСВК Чл.-корр., профессор, д.ф.-м.н. Королёв Л.Н., Ассистент Волканов Д.Ю.

2 План лекции Вентили Интегральные схемы Организация памяти

3 Уровни архитектуры Цифровой логический уровень Уровень микроархитектуры Уровень архитектуры набора команд Уровень операционной системы Уровень ассемблера

4 Вентили (a) Транзисторный инвертор (b) Вентиль НЕ-И (c) Вентиль НЕ-ИЛИ

5 Вентили и булева алгебра

6 Булева алгебра (a) Таблица истинности (b) Микросхема для (a)

7 Эквивалентность схем

8 Эквивалентность схем (2)

9 Реализация XOR

10 Электрические характеристики (a) Электрические характеристики устройств. (b) Позитивная логика. (c) Негативная логика.

11 Интегральные схемы An SSI chip containing four gates.

12 Основные интегральные схемы Комбинаторные схемы Арифметические схемы Тактовые генераторы

13 Комбинаторные схемы Мультиплексоры Декодеры Компараторы Программируемые логические матрицы

14 Мультиплексор Вход – 2^N Выход – 1 N – линий управления Выбранный вход соединяется с выходом

15 Мультиплексоры (2) 8-ми входовый мультиплексор

16 Декодеры Вход – n-разрядное число Выход – 1 одна из 2^N выходных линий

17 Декодер A 3-to-8 decoder circuit.

18 Компараторы Простой 4- битный компаратор

19 Программируемые Логические Матрицы 12-входов, 6-выходов Программируемая логическая матрица. Содержит плавкие перемычки.

20 Арифметические схемы Схемы сдвига Сумматоры Арифметико-логические устройства

21 Схемы сдвига A 1-bit left/right shifter.

22 Полусумматор (a) Таблица истинности для 1 бита. (b) Схема полусумматора. (a) (b)

23 Сумматор (a)Таблица истинности для сумматора. (b)Схема истинности

24 Арифметико-Логические Устройства 1-битовое АЛУ

25 Тактовые генераторы (a) Тактовый генератор (b) Временная диаграмма (c) Генерация асинхронных импульсов

26 Память Защёлки Синхронные SR-Защёлки Синхронные D-Защёлки

27 Защёлки

28 Синхронные SR-защёлки A clocked SR latch.

29 Синхронные D-защёлки A clocked D latch.

30 Триггеры (a) Генератор импульса (b) Временная диаграмма для 4 точек на схеме.

31 Спасибо за внимание!