Учебный курс Введение в цифровую электронику Лекция 3 Цифровые устройства с внутренней памятью кандидат технических наук, доцент Новиков Юрий Витальевич.

Презентация:



Advertisements
Похожие презентации
Учебный курс Введение в цифровую электронику Лекция 2 Базовые элементы цифровой электроники кандидат технических наук, доцент Новиков Юрий Витальевич.
Advertisements

Учебный курс Введение в цифровую электронику Лекция 5 Обмен информацией в микропроцессорной системе кандидат технических наук, доцент Новиков Юрий Витальевич.
1 Лекция 3 ЭВМ – средство обработки информации. Комбинационные схемы и конечные автоматы. Информатика 2 Министерство образования и науки Российской Федерации.
1 Лекция 5 Синхронные статические двухступенчатые и динамические триггеры. Регистры. Регистровые файлы Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ.
Компьютерные технологии ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам информации Узлы Узлы.
Вычислительные системы, сети и телекоммуникации ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам.
Элементная база ЭВМ Вычислительные системы, сети и телекоммуникации © МЦИТ ГУАП 2008 Элементы для обработки единичных электрических сигналов, соответствующих.
1 Лабораторная работа 4 ТИПОВЫЕ УСТРОЙСТВА ЭВМ Министерство образования Российской Федерации Казанский государственный технический университет им. А.Н.Туполева.
10 класс. Информатика. Н. Угринович. «Информатика и информационные технологии 10-11» Логические основы устройства компьютера МОУ Шиверская СОШ 12 Работу.
Общая структура и состав персонального компьютера.
Тема 3. Подсистема памяти. Классификация микросхем памяти Микросхемы памяти ОЗУ (RAM) ПЗУ (RОM) Статические ОЗУ (SRAM) Динамические ОЗУ (DRAM) Регистровые.
Тема урока: ТРИГГЕР. или не не Разнообразие современных компьютеров очень велико. Но их структуры основаны на общих логических принципах, позволяющих.
Лекция 6 Построение памяти требуемого объёма. Счётчики. Классификация. Двоичные счётчики Схемотехника ЭВМ НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ ТОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ.
Интерфейсы цифроаналоговых преобразователей. Цифровые интерфейсы выполняют функцию связи управляющих входов ключей ЦАП с источниками цифровых сигналов.
Триггеры и суммоторы Устройства АЛУ. Основные устройства АЛУ АЛУ – арифметическо-логическое устройство, входит в состав процессора Выполняет арифметические.
ОСНОВНЫЕ УЗЛЫ ЭВМ ВОПРОСЫ 1. СУММАТОР 2. ТРИГГЕР 3. РЕГИСТР.
Учебный курс Принципы построения и функционирования ЭВМ Лекция 11 Микрокоманды и микрооперации профессор ГУ-ВШЭ, доктор технических наук Геннадий Михайлович.
Распределение адресного пространства Процессорный модуль ОЗУПЗУ ВУ АВ 15:0 Селектор адреса CS.
Элементная база вычислительных систем и сетей ЭЛЕМЕНТНАЯ БАЗА ЭВМ Элементы Элементы для обработки единичных электрических сигналов, соответствующих битам.
Учебный курс Принципы построения и функционирования ЭВМ Лекция 10 Типы адресации. Стеки. Процессоры. ОЗУ. профессор ГУ-ВШЭ, доктор технических наук Геннадий.
Транксрипт:

Учебный курс Введение в цифровую электронику Лекция 3 Цифровые устройства с внутренней памятью кандидат технических наук, доцент Новиков Юрий Витальевич

2 Особенности устройств с внутренней памятью Строятся на основе логических элементов (НЕ, И, ИЛИ, буферы); Состояния выходных сигналов определяются не только текущими входными сигналами, но и предшествующей историей (память); Сохраняют информацию во внутренней памяти до тех пор, пока есть питание, при выключении питания информация пропадает; При включении питания информация во внутренней памяти не определена (может быть любой); Примеры устройств: триггеры, регистры, счётчики, оперативная память (ОЗУ).

3 Простейший триггер на двух элементах 2И-НЕ R – сброс (Reset), S – установка (Set), Q и -Q – прямой и инверсный выходы триггера.

4 D-триггер Входы Выходы -S-RCDQ-Q 01XX10 10XX01 00XXНе определено XНе меняется 111X 111 0XНе меняется

5 Применение триггера: флаг и синхронизация

6 Построение регистров из триггеров Параллельный регистр для хранения кодов. Регистр сдвига для преобразования параллельного кода в последовательный и обратно.

7 Виды параллельных регистров Регистры, срабатывающие по фронту управляющего сигнала (тактируемые регистры). Изменение состояния по фронту сигнала С. До прихода следующего фронта хранение. Регистры, срабатывающие по уровню управляющего сигнала (регистры-защёлки). Если сигнал С=1, то выходные сигналы повторяют входные. Если сигнал С=0, то запоминание и хранение входных сигналов.

8 Тактируемый регистр Входы Выходы -WECDQ XНе меняется 01X 1XX

9 Регистр-защёлка Входы Выходы -EZCDQ XНе меняется 1XXZ-состояние

10 Типы регистров сдвига Входы Выходы CDQ0Q1…Q7 0XНе меняется 1X 0 100Q0…Q Q0…Q6

11 Последовательная передача данных

12 Построение счётчика из триггеров

13 Функции счётчиков Счёт входных импульсов; Деление частоты входного сигнала; Формирование сигналов заданной длительности; Формирование последовательностей сигналов; Измерение временных интервалов; Часы (таймер); Синтез (формирование) частоты; Измерение частоты входного сигнала; Последовательный перебор кодов (например, адресов памяти); Последовательный перебор каналов (входных и выходных) с дешифратором или мультиплексором.

14 Типы счётчиков

15 Типы памяти Постоянная память (ПЗУ, ROM) энергонезависимая, хранит записанную информацию постоянно; Программируемая постоянная память (ППЗУ, PROM) информация перезаписывается ограниченное число раз, энергонезависимая. Оперативная память (ОЗУ, RAM) информация перезаписывается неограниченное число раз, хранится при включённом питании: Статическая оперативная память не требует регенерации для хранения; Динамическая оперативная память необходима регенерация для хранения.

16 Основные понятия памяти Ячейка памяти элемент, хранящий информацию (например, триггер, регистр); Адрес памяти код номера ячейки памяти; Разрядность памяти разрядность каждой ячейки; Организация памяти объём и разрядность памяти: 1К х 16, 16М х 8, 1Г х 1. Запись памяти обновление содержимого ячейки памяти, определяемой адресом; Чтение памяти вывод содержимого ячейки памяти, определяемой адресом. Регенерация необходимое регулярное освежение информации в динамической памяти.

17 Обозначения памяти

18 Генератор последовательности сигналов на ПЗУ

19 Запись и чтение оперативной памяти

20 Хранение массива данных в ОЗУ

21 ОЗУ как информационный буфер FIFO чтение в том же порядке, что и запись; LIFO чтение в порядке, противоположном записи.

22 Применение буферной памяти Обеспечение независимой работы двух устройств, обменивающихся информацией через буфер; Согласование скоростей обмена различных устройств; Постепенное накопление информации перед передачей одним массивом; Выборочное чтение информации, переданной одним массивом; Передача информации пакетами со стандартным обрамлением (управляющая информация).