«МЭС 2014»1 Аппаратное ускорение цифрового моделирования Зайцев Виктор Сергеевич zaicevvs@tut.by Белорусский государственный университет Кафедра математической.

Презентация:



Advertisements
Похожие презентации
Название ОКР: « Разработка микросхемы контроллера периферийных интерфейсов для высокопроизводительных систем на кристалле с архитектурой «Эльбрус» Шифр.
Advertisements

Архитектура персонального компьютера. Компьютер - представляет собой программируемое электронное устройство, способное обрабатывать данные и производить.
Магистрально- модульный принцип строения компьютера 10 класс (информационно-технологический профиль)
Архитектура персонального компьютера. МАГИСТРАЛЬНО-МОДУЛЬНОЕ УСТРОЙСТВО КОМПЬЮТЕРА Информационная магистраль (шина) Устройства вводаУстройства выводаДолговременная.
Программная обработка данных на компьютере. Процессор и системная плата.
Магистрально-модульный принцип построения компьютера.
МАГИСТРАЛЬНО - МОДУЛЬНЫЙ ПРИНЦИП ПОСТРОЕНИЯ КОМПЬЮТЕРА.
Вопросы для проверки: 1)В чем состоит различие между данными и программами? 2)Перечислите основные элементы функциональной схемы компьютера.
Характеристика процессора и внутренней памяти компьютера.
Периферийные устройства ЭВМ. ШИНЫ РАСШИРЕНИЯ Шина AGP AGP (от англ. Accelerated Graphics Port, ускоренный графический порт) специализированная 32- битная.
Архитектура персонального компьютера. Чипсет Чипсет – это набор микросхем, спроектированных для совместной работы с целью выполнения набора каких-либо.
ВЯТСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ «Роль ВятГУ в развитии биотехнологии Кировской области» Пименов Евгений Васильевич II Международная конференция биотехнологов.
Состав ПК Компьютерная система Аппаратная часть – технические устройства Программное обеспечение - это программы (команды, записанные последовательно).
Процессор, системная плата 10 класс. Микропроцессор : основные элементы и характеристики Центральный процессор – это устройство компьютера, предназначенное.
11 класс (Учебник «Информатика и ИКТ» Угринович Н.Д.)
Архитектура персонального компьютера. Компьютер – представляет собой программируемое электронное устройство, способное обрабатывать данные и.
Центральный процессор (ЦП, или центральное процессорное устройство ЦПУ; англ. central processing unit, сокращенно CPU, дословно центральное обрабатывающее.
Магистраль Шина данных Шина адреса Шина управления Процессор Обработка данных Оперативная память Хранение данных и программ Устройства ввода Ввод данных.
1 ҚАЗАҚСТАН РЕСПУБЛИКАСЫ БІЛІМ ЖӘНЕ ҒАЛЫМ МИНИСТРЛІГІ МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РЕСПУБЛИКИ КАЗАХСТАН - 2 Аршалы орта мектебі Аршалынская средняя.
Для длительного хранения больших массивов информации используется ВЗУ большой емкости, но работающая со значительно меньшей скоростью. В качестве внешних.
Транксрипт:

«МЭС 2014»1 Аппаратное ускорение цифрового моделирования Зайцев Виктор Сергеевич Белорусский государственный университет Кафедра математической кибернетики

«МЭС 2014»2 Содержание Существующие решения Софт для моделирования Бюджетное решение Структура эмулятора Внешние порты Результаты Выводы

«МЭС 2014»3 Существующие решения Фирма Altera - ALDEC HES 5,6,7 Фирма Synopsys - Synopsys HAPS Фирма MentorGraphics - Veloce $19995 – до 96 млн вентилей от $500,000 с лицензией на ПО До 2 млрд вентилей за $200 к без учета лицензии

«МЭС 2014»4 Существующие решения Преимущества: Готовое решение, по нажатию нескольких кнопок Интегрирование в среду моделирования Высокая скорость моделирования Недостатки: Цена: 30К-1.5М $ Софт для моделирования только от производителя плат Нет возможности использовать более дешевую версию платы

«МЭС 2014»5 Софт для цифрового моделирования Riviera-PRO (Aldec) NC-Sim® (Cadence) ModelSim® (MentorGraphics) QuestaSim® (MentorGraphics) VCS-MX® (Synopsys)

«МЭС 2014»6 Прототип или модель Модель Время вычисления процессором последовательно всех операций описанных в модели Время на отрисовку сигналов Изменяется в зависимости от сложности схемы Прототип Время максимальной «задержки» комбинационной части семы схемы Время на передачу данных в FPGA-прототип Время одного периода синхросигнала Время на посылку данных компьютеру Время на отрисовку сигналов Константное Время обработки одного такта в:

«МЭС 2014»7 Бюджетное решение Компьютер с ПО для моделирования Адаптер подключения компьютера к FPGA FPGA ~$25 От $30 до $1 к Webpack + gnu gcc

«МЭС 2014»8 Концепт ускорения моделирования

«МЭС 2014»9 Доступные внешние порты Порт ПреимуществаНедостатки COM Двунаправленный Минимальная задержка чтения/записи Низкая скорость передачи данных до 128 к Бит/c LPT Двунаправленный Минимальная задержка чтения/записи Скорость передачи данных до 2 МБ/c Скорость передачи данных до 2 МБайт/c USB 2.0 Двунаправленный Скорость передачи данных до 480 МБит/c Задержка операции чтения-записи 1 мс

«МЭС 2014»10 Схема работы системы на примере USB-адаптера

«МЭС 2014»11 Результаты COM порт LPT порт(EPP) USB (2.0) адаптер FTDI232H Минимальный пакет данных 10 бит 8 бит 1 Байт Максимальный пакет данных 10 бит 32 бита 64 к Байт Частота 128 к Гц 2 МГц 60 МГц Задержки между пакетами в одном направлении мкс Задержка между функциями чтения и записи --1 мс Реальная скорость передачи 12.8 к Байт/с 2 Мбайт/с МБайт/с Реальная скорость обмена (запись-чтение) 6.4 к Байт/с 0.5 Мбайт/с От 1 к Байт/с до Мбайт/с

«МЭС 2014»12 Результаты Сумма отправленных и полученных сигналов Частота, Гц COM порт LPT порт USB порт

«МЭС 2014»13 Выводы Созданы VHDL-модули для прошивки в FPGA, обеспечивающие прием данных и передачу ответов в (из) компьютера через COM/LPT/USB-порты. Для компиляции SystemC модуля использовался gcc Разработанные функции работают в среде Linux (Suse12.3), QuestaSim 10.1b. Разработаны программные модули на SystemC/C++ для посылки приема данных при моделировании. В ходе экспериментов были выявлены особенности работы портов в режимах приема и отправки данных. Произведена оценка производительности портов при использовании их в системе аппаратного ускорения моделирования. На основе оценок производительности портов и оценки скорости выполнения моделирования на компьютере, используя модули приема/передачи, можно реализовать бюджетный вариант системы ускорения цифрового моделирования синхронных схем.

«МЭС 2014»14 СПАСИБО ЗА ВНИМАНИЕ!