2009Архитектура ЭВМ1 VIII. Организация памяти ЭВМ Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации. - презентация

1 2009Архитектура ЭВМ1 VIII. Организация памяти ЭВМ Памятью ЭВМ называется совокупность устройств, служащих для запоминания, хранения и выдачи информации. Характеристики памяти ЭВМ: -Назначение. -Информационная емкость. -Информационная емкость читаемого слова. -Способ доступа. -Быстродействие. -Физический способ хранения информации.

2 2009Архитектура ЭВМ2 Классификация запоминающих устройств по способу доступа. - Адресные ЗУ Постоянные ЗУ, ПЗУ (ROM) ЗУ c произвольным доступом (RAM) - Ассоциативные ЗУ - Последовательные ЗУ Полностью ассоциативные ЗУ Ассоциативные ЗУ с прямым размещением Наборно-ассоциативные ЗУ FIFO LIFO Файловые Циклические

3 2009Архитектура ЭВМ3 Классификация запоминающих устройств по назначению.

4 2009Архитектура ЭВМ4 Обобщенная схема адресного ЗУ

5 2009Архитектура ЭВМ5 Обобщенная схема ассоциативного ЗУ

6 2009Архитектура ЭВМ6 Обобщенная схема последовательного ЗУ Стек (память типа LIFO)

7 2009Архитектура ЭВМ7 Буфер (память типа FIFO)

8 2009Архитектура ЭВМ8 Адресные запоминающие устройства Постоянные ЗУ, ПЗУ (ROM)ЗУ c произвольным доступом (RAM) Динамические ЗУПД (DRAM) Статические ЗУПД (SRAM)

9 2009Архитектура ЭВМ9 Организация запоминающих массивов адресных ЗУ Структура ЗМ типа 2D Количество выходов дешифратора равно количеству слов в памяти (2 n ) Структура применима только для малоразмерных ЗУ

10 2009Архитектура ЭВМ10 Структура ЗМ типа 3D Адрес делится на две части (двухкоординатная выборка). Количество выходов дешифраторов: 2 n/2 +2 n/2

11 2009Архитектура ЭВМ11 Структура ЗМ типа 2DM Мультиплексоры позволяют выбрать один из 2 n/2 разрядов каждом из запоминающих массивов - Размеры массивов близки к оптимальным. - Количество линий записи/считывания минимально.

12 2009Архитектура ЭВМ12 Расслоение памяти Блочное разделение адреса Циклическое разделение адреса Номер банка определяется младшей частью адреса Номер банка определяется старшей частью адреса.

13 2009Архитектура ЭВМ13 Блочно-циклическое разделение адреса Блочно-циклический способ обеспечивает возможность пакетной передачи и ускоряет доступ при кучности адресов Пример разделения адреса в SDRAM (PIII)

14 2009Архитектура ЭВМ14 Статические ЗУ с произвольной выборкой (SRAM) Запоминающая ячейка статической памяти

15 2009Архитектура ЭВМ15 Запоминающая ячейка с двухкоординатной выборкой Запоминающая ячейка двухпортовой выборкой

16 2009Архитектура ЭВМ16 Микросхема статической памяти

17 2009Архитектура ЭВМ17 Диаграмма работы статической памяти

18 2009Архитектура ЭВМ18 ПРИМЕР

19 2009Архитектура ЭВМ19 ПРИМЕР

20 2009Архитектура ЭВМ20 ПРИМЕР

21 2009Архитектура ЭВМ21 ПРИМЕР

22 2009Архитектура ЭВМ22 ПРИМЕР

23 2009Архитектура ЭВМ23 ПРИМЕР

24 2009Архитектура ЭВМ24 ПРИМЕР

25 2009Архитектура ЭВМ25 ПРИМЕР

26 2009Архитектура ЭВМ26 ПРИМЕР

27 2009Архитектура ЭВМ27 Динамические ЗУ с произвольной выборкой (DRAM) При выборке строки все Cз подключаются к линиям считывания. После считывания необходимо произвести обратную запись информации – регенерацию. DRAM для обращения по произвольным адресам DRAM, RLDRAM DRAM, оптимизированные для обращения по последовательным адресам: FPM DRAM, EDO DRAM, BEDO DRAM, SDRAM, DDR SDRAM, RDRAM

28 2009Архитектура ЭВМ28 Процесс считывания в DRAM

29 2009Архитектура ЭВМ29 Принцип действия усилителя-регенератора

30 2009Архитектура ЭВМ30 Микросхема динамической памяти

31 2009Архитектура ЭВМ31 Функциональные возможности SDRAM памяти: - Многобанковая огранизация. - Командный режим работы. - Команды пакетного чтения/записи. - Использование чередования банков при последовательном увеличении адресов. - Команды пакетного чтения/записи с автоподзарядом. - Возможность осанова чтения/записи по режиму регенерации. - Возможность останова чтения/записи по новому запросу чтения/записи. - Управление маскированием шины данных по сигналу DQM. - Минимальное время (1 CLK) между последовательными командами. - Команда PrechargeAll. - CAS латентность 2 и 3 CLK. - Длина пакета 1,2 и 4 слова. - Команда саморегенерации. - Режим энергосбережения. Декодер Усилитель Буфер

32 2009Архитектура ЭВМ32 Диаграмма работы DRAM памяти t RCD – RAS to CAS Delay. t CAC – CAS Delay. t RP – RAS Precharge.

33 2009Архитектура ЭВМ33 Контроллер динамической памяти

34 2009Архитектура ЭВМ34 Диаграмма работы FPM DRAM памяти

35 2009Архитектура ЭВМ35 Диаграмма работы BEDO DRAM памяти

36 2009Архитектура ЭВМ36 Диаграмма работы SDRAM памяти

37 2009Архитектура ЭВМ37 Диаграмма работы DDR SDRAM памяти

38 2009Архитектура ЭВМ38 Способы повышения производительности RAM - Синхронизация. - Конвейеризация. - Пакетный режим обмена. - Ускорение реверса шины. - Чередование банков при обращении по последовательным адресам. - Удвоение скорости. Регистр DDR

39 Организация ЭВМ ИУ639 Диаграмма состояний УА DDR SDRAM ПРИМЕР

40 Организация ЭВМ ИУ640 Контроллер DDR/DDR2

41 2009Архитектура ЭВМ41 Сравнение EDO RAM, SDRAM, DDR SDRAM ПРИМЕР

42 2009Архитектура ЭВМ42 Сравнение DDR и DDR2 DDR память DDR2 память

43 2009Архитектура ЭВМ43 ПРИМЕР

44 2009Архитектура ЭВМ44 ПРИМЕР

45 2009Архитектура ЭВМ45 ПРИМЕР

46 2009Архитектура ЭВМ46 ПРИМЕР

47 2009Архитектура ЭВМ47 ПРИМЕР

48 2009Архитектура ЭВМ48 ПРИМЕР

49 2009Архитектура ЭВМ49 ПРИМЕР

50 2009Архитектура ЭВМ50 ПРИМЕР

51 2009Архитектура ЭВМ51 ПРИМЕР

52 2009Архитектура ЭВМ52 ПРИМЕР

53 2009Архитектура ЭВМ53 ПРИМЕР

54 2009Архитектура ЭВМ54 ПРИМЕР

55 2009Архитектура ЭВМ55 Постоянные запоминающие устройства Преимущества ROM по сравнению RAM: -Аппаратная простота. - Высокая плотность размещения ЗЭ. - Энергонезависимость. - Большое быстродействие.

56 2009Архитектура ЭВМ56 Структура ПЗУ (ROM)

57 2009Архитектура ЭВМ57 МПЗУ ЗЭ на диодахЗЭ на МОП транзисторах ППЗУ ППЗУ с пережигаемым p- n переходом ППЗУ с плавкими перемычками

58 2009Архитектура ЭВМ58 РПЗУ-УФ, ОПРРПЗУ-УФ (EPROM, EPROM-OTP) РПЗУ-ЭС (EEPROM), FLASH

59 2009Архитектура ЭВМ59 ПРИМЕР

60 2009Архитектура ЭВМ60 ПРИМЕР

61 2009Архитектура ЭВМ61 ПРИМЕР

62 2009Архитектура ЭВМ62 ПРИМЕР

63 2009Архитектура ЭВМ63 ПРИМЕР

64 2009Архитектура ЭВМ64 ПРИМЕР

65 2009Архитектура ЭВМ65 ПРИМЕР

66 2009Архитектура ЭВМ66 ПРИМЕР

67 2009Архитектура ЭВМ67 ПРИМЕР

68 2009Архитектура ЭВМ68 ПРИМЕР

69 2009Архитектура ЭВМ69 ПРИМЕР

70 2009Архитектура ЭВМ70 ПРИМЕР

71 2009Архитектура ЭВМ71 ПРИМЕР

72 2009Архитектура ЭВМ72 Методы повышение надежности ЗУ Контроль по четности/нечетности P ч = d 0 d 1 d 2 d 3 d 4 d 5 d 6 d 7, P н = P ч Пример: D = , количество единиц = 3, P ч = d 0 d 1 d 2 d 3 d 4 d 5 d 6 d 7 = 1, P н = P ч =0 - операция сложения по модулю При чтении новое P сравнивается P и если P P = 1, то обнаружена ошибка.

73 2009Архитектура ЭВМ73 Код Хэмминга P A =1, P B =0,P C =0 => Нарушен информационный бит AC/B Исходные данныеОшибочные данные

74 2009Архитектура ЭВМ74 Результат проверок по коду Хэмминга - синдром: S = {p 1 p 1, p 2 p 2, p 3 p 3 } Код Хэмминга позволяет обнаружить и исправить единичную ошибку и обнаружить двойную. -Если S = 0, то ошибок не обнаружено. -Если в синдроме одна единица, то ошибка в одном корректирующем разряде (не исправляется). -Если в синдроме несколько единиц, то он указывает на ошибочный информационный разряд. -При добавлении общего контрольного разряда ( P = d0 d1 d2 d3 p0 p1 p2 ) можно обнаружить двойную ошибку (не исправляется)

75 2009Архитектура ЭВМ75 Пример для 4-х разрядных информационных слов Корректирующие разряды размещены в позициях 2 i и контролируют разряды с двоичным номером, содержащим 2 i. p0 = d0 d1 d3, p1 = d0 d2 d3, p2 = d1 d2 d3 Исходное слово Ошибочное слово p0 = d0 d1 d3 = 1, p1 = d0 d2 d3 = 0, p2 = d1 d2 d3 = 1 p0 = d0 d1 d3 = 0, p1 = d0 d2 d3 = 1, p2 = d1 d2 d3 = 1 Cиндром: S = {p 2 p 2, p 1 p 1, p 0 p 0 } = = 3 10

76 2009Архитектура ЭВМ76 Принципы построения кэш-памяти Кэш-память – ассоциативное ЗУ, позволяющее сгладить разрыв в производительности процессора и оперативной памяти. Выборка из кэш-памяти осуществляется по физическому адресу ОП. -Эффективность кэш-памяти зависит от: - Емкости кэш-памяти. - Размера строки. Способа отображения ОП в кэш. Алгоритма замещения информации в кэш. Алгоритма согласования ОП и кэш. - Числа уровней кэш.

77 2009Архитектура ЭВМ77 Емкость кэш-памятиРазмер линейки Способы отображения ОП в кэш: - Произвольная загрузка. - Прямое размещение. - Наборно-ассоциативный способ отображения.

78 2009Архитектура ЭВМ78 Произвольная загрузка (Fully associated cache memory, FACM). Адрес строки FACM определяется из условия формирования наиболее представительной выборки

79 2009Архитектура ЭВМ79 Прямое размещение. Адрес строки однозначно определяется по тегу (i = t mod k).

80 2009Архитектура ЭВМ80 Наборно-ассоциативная кэш-память (Set associated cache memory)

81 2009Архитектура ЭВМ81 Алгоритмы замещения - Замещение немодифицированных данных. - Рандомизированный алгоритм. - Замещение наименее используемого (Least Recently Used, LRU) -Метод сквозной записи (Write True). -Метод сквозной записи с буферизацией (Write Combining). -Метод обратной записи (Write Back). Согласование ОП и кэш Протокол MESI Modified - Признак несогласованных данных. Exclusive - Признак согласованных данных. Shared - Признак согласованных данных в ВС. Invalid - Признак отсутствия данных.

82 2009Архитектура ЭВМ82 Разделение кэш-памяти -Кэш L1 дублирует L2 (inclusive). -Кэш L1 дополняет L2 (exclusive).

83 2009Архитектура ЭВМ83 Виртуальная память Механизм виртуализации адресного пространства позволяет: -Увеличить объем адресуемой памяти. -Использовать физическую память различного объема. -Возложить на аппаратную составляющую механизмы доступа к ВЗУ -Сгладить разрыв в производительности ОП и ВЗУ. -Ускоряет доступ к данным по последовательным адресам. -Способствует реализации защиты памяти. Виртуальные системы строятся по трем принципам: -Системы с блоками различного размера (сегментная организация). -Системы с блоками одинакового размера (страничная организация). -Смешанные системы (сегментно-страничная организация).

84 2009Архитектура ЭВМ84 Страничная организация Программа отображается в память равными блоками – страницами. Преобразование логического адреса в физический осуществляется с помощью таблицы страниц. Преобразование логического адреса в физический реализуется в устройстве управления памятью (Memory Manage Unit), который определяет, находится ли страница в физической памяти (попадение).

85 2009Архитектура ЭВМ85 Схема страничного преобразования V - признак присутствия страницы в физ. памяти. R - признак использования страницы. M - признак модификации. A - признак права доступа.

86 2009Архитектура ЭВМ86 Сегментная организация Программа отображается в память блоками различного размера – сегментами. Преобразование логического адреса в физический осуществляется с помощью таблицы сегментов.

87 2009Архитектура ЭВМ87 Сегментно-страничная организация памяти Программа отображается в память блоками различного размера – сегментами, каждый из которых целое число страниц. Преобразование логического адреса в физический осуществляется с помощью таблицы сегментов и таблицы страниц сегмента.

88 2009Архитектура ЭВМ88 Исследование расслоения динамической памяти. Код профилируемой программы на языке C. // ВЫДЕЛЕНИЕ ПАМЯТИ p = (int*)_malloc64(Param_[3]);// АДРЕС КРАТЕН 64 for (int pg_size = Param_[2]; pg_size

89 2009Архитектура ЭВМ89 Сравнение эффективности ссылочных и векторных структур

90 2009Архитектура ЭВМ90 Исследование эффективности предвыборки в TLB

91 2009Архитектура ЭВМ91 Использование оптимизирующих структур данных

92 2009Архитектура ЭВМ92 Конфликты в кэш-памяти