Логические основы устройства компьютера

В основе обработки компьютером информации лежит алгебра логики, разработанная английским математиком Джоржем Булем (булева алгебра). Схемные реализации логических операций называются логическими элементами.

Логический элемент НЕ (инвертор) Преобразует сигнал в противоположный: если на вход элемента подана логическая единица, то на выходе этого элемента будет логический ноль, и наоборот. XНЕ X 10 01

Логический элемент ИЛИ Преобразует два сигнала, поданные на вход, в один сигнал на выходе по следующему принципу: если на любой вход логического элемента ИЛИ будет подана логическая единица, то на выходе элемента будет логическая единица. Если на оба входа подан логический ноль, то на выходе элемента ИЛИ также будет ноль. XYZ

Логический элемент И Преобразует два сигнала, поданные на вход, в один сигнал на выходе по следующему принципу: если на любой вход логического элемента И будет подан логический ноль, то на выходе элемента будет логический ноль. Если на оба входа подана логическая единица, то на выходе элемента И также будет единица. XYZ

Полусумматор двоичных чисел Это устройство для сложения двух двоичных чисел. Оно должно давать на выходе следующие сигналы: = = = = 10 Обозначим слагаемые X и Y, результаты P и S, получим таблицу истинности: X(слаг)Y(слаг)P(перенос)S(сумма)

Результаты можно записать в виде логических функций: P = X и Y S = (X или Y) и не (X и Y) Логическая схема полусумматора имеет вид:

Сумматор двоичных чисел В целях максимального упрощения работы компьютера все многообразие математических операций в процессоре сводится к сложению двоичных чисел. Главной частью процессора является сумматор, который обеспечивает такое сложение. Полный одноразрядный сумматор должен иметь три входа: X, Y – слагаемые и P 0 – перенос из младшего разряда и два выхода: сумма S и перенос P.

Таблица сложения Слагаемые Перенос из младшего разряда Перенос Сумма XYP0P0 PS

Из таблицы видно, что перенос P принимает значение 1 только тогда, когда хотя бы две логические переменные одновременно принимают значения 1, т.е. перенос реализуется путем последовательного сложения результатов попарного логического умножения входных переменных (X, Y, P 0 ). Формула переноса имеет вид: P = (X&Y) (X&P 0 ) (Y&P 0 ) Логическое выражение для получения суммы в полном сумматоре имеет вид: S = (X Y P 0 )& ¬P 0 (X&Y&P 0 ) Многоразрядный сумматор процессора состоит из полных одноразрядных сумматоров. На каждый разряд ставится одноразрядный сумматор, причем выход (перенос) младшего разряда подключен к выходу сумматора старшего разряда.

Триггер Это важнейшая структурная единица оперативной памяти компьютера и внутренних регистров процессора. Триггер позволяет запоминать, хранить и считывать информацию (каждый триггер может хранить 1 бит информации). Триггер можно построить из двух логических элементов «или» и двух логических элементов «не».

Схема триггера В обычном состоянии на входы триггера подан сигнал «0», и триггер хранит сигнал «0». Для записи «1» на вход S (установочный) подается сигнал «1». По схеме видно, что триггер переходит в это состояние и будет устойчиво находиться в нем и после того, как сигнал на входе S исчезнет. Триггер запомнил «1», т.е.с выхода триггера можно считать «1». Для того, чтобы сбросить информацию и подготовиться к приему новой, подается сигнал «1» на вход R (сброс), после чего триггер возвратится к исходному «нулевому» состоянию. ИЛИ НЕ S (1) RQ