Планирование периферии кристалла в составе САПР для реализации технологии корпусирования ИС методом монтажа объемными выводами (FCP Die Planer) Магистерская диссертация студента ФРТК 218 гр. Федоткина Алексея Сергеевича Московский Физико-технический институт (государственный университет) Москва Июнь 2008

Технологии монтажа кристалла в корпус Проводной монтаж (Wires Bonding) Проводной монтаж (Wires Bonding) контакты кристалла могут быть размещены только по периметру кристалла; контакты кристалла могут быть размещены только по периметру кристалла; отлаженная технология, есть САПР, рекомендации проектирования, технологические ограничения, стандарты. отлаженная технология, есть САПР, рекомендации проектирования, технологические ограничения, стандарты. Монтаж объемными выводами кристалла на коммутационную плату корпуса (Flip-Chip) Монтаж объемными выводами кристалла на коммутационную плату корпуса (Flip-Chip) контакты кристалла могут быть размещены по всей поверхности кристалла; контакты кристалла могут быть размещены по всей поверхности кристалла; более новая технология, практически нет САПР, стандартов, недостаточно рекомендаций проектирования, технологических ограничений. более новая технология, практически нет САПР, стандартов, недостаточно рекомендаций проектирования, технологических ограничений.

Монтаж объемными выводами кристалла на коммутационную плату корпуса (Flip-Chip)

Существующие САПР Synopsys Jupiter IO. Программа позволяет: Synopsys Jupiter IO. Программа позволяет: разместить элементы в/в кристалла, и соответствующие контактные площадки; разместить элементы в/в кристалла, и соответствующие контактные площадки; проверить размещение на наличие ошибок проектирования; проверить размещение на наличие ошибок проектирования; получать информацию из базы данных Milkyway и сохранять результаты в БД Milkyway; получать информацию из базы данных Milkyway и сохранять результаты в БД Milkyway; Недостатки: Недостатки: требуется лицензия; требуется лицензия; не покрывается весь маршрут разработки корпуса. не покрывается весь маршрут разработки корпуса. Cadence APD. Программа позволяет: разработать модель корпуса; разработать модель корпуса; назначить выводы кристалла на выводы корпуса; назначить выводы кристалла на выводы корпуса; выполнить трассировку коммутационной платы; выполнить трассировку коммутационной платы; Недостатки: требуется лицензия; требуется лицензия; модель корпуса создается строится не по стандарту; модель корпуса создается строится не по стандарту; трассировка коммутационной платы выполняется плохо; трассировка коммутационной платы выполняется плохо; Сложно передать данные между САПР Synopsys и Cadence; Сложно передать данные между САПР Synopsys и Cadence; Программы работают под разными ОС. Программы работают под разными ОС.

САПР FCP В ОАО «ИНЭУМ» на основании государственного контракта на выполнение опытно-конструкторской работы «Разработка технологии создания матричных корпусов для СБИС с большим количеством выводов (в т.ч. для ВК «ЭЛЬБРУС») ведется разработка программы САПР FCP. Модуль Die Planer (FCP-DP), входит в состав САПР FCP. Программа должна выполняться на ПК с установленной ОС Linux или Windows в графическом или текстовом режиме.

Принципиальные задачи планирование периферии кристалла; планирование периферии кристалла; размещение контактных площадок объемных выводов кристалла, согласно заданным шаблонам; размещение контактных площадок объемных выводов кристалла, согласно заданным шаблонам; поддержка элементной базы для конкретной технологии изготовления кристалла; поддержка элементной базы для конкретной технологии изготовления кристалла; визуализация и редактирование элементов ввода-вывода кристалла и контактных площадок объемных выводов кристалла; визуализация и редактирование элементов ввода-вывода кристалла и контактных площадок объемных выводов кристалла; проверка правил проектирования, технологических ограничений; проверка правил проектирования, технологических ограничений; совместимость форматов данных для обеспечения интеграции в другие САПР проектирования кристалла и разработки корпуса микросхемы; совместимость форматов данных для обеспечения интеграции в другие САПР проектирования кристалла и разработки корпуса микросхемы;

Графический интерфейс (Java) Командный процессор (Java/Tcl) Java – C++ интерфейс Модуль управления изменяемыми настройками программы Модуль сообщений Внутренняя база данных Блок чтения / записи данных Модуль построения и редактирования выводов кристалла Модуль чтения TEC Модуль чтения / записи TDF Модуль чтения / записи GDS Модуль чтения / записи DPF Структура программы Модуль чтения Verilog

Применение FCP-DP в различных маршрутах проектирования

Планирование периферии кристалла: пользовательский интерфейс для ручного планирования периферии кристалла в виде двух диалоговых окон с таблицами: пользовательский интерфейс для ручного планирования периферии кристалла в виде двух диалоговых окон с таблицами: группировка одинаковых по назначению элементов в/в кристалла; группировка одинаковых по назначению элементов в/в кристалла; размещение групп на кристалле; размещение групп на кристалле;

Набор различных паттернов должен быть составлен для каждой используемой библиотеки элементов. Поэтому каждой библиотеке должен соответствовать свой технологический файл. Набор различных паттернов должен быть составлен для каждой используемой библиотеки элементов. Поэтому каждой библиотеке должен соответствовать свой технологический файл. Паттерны составляются на основании рекомендаций, описанных в документации, которая поставляется с библиотекой элементов. Паттерны составляются на основании рекомендаций, описанных в документации, которая поставляется с библиотекой элементов. Автоматическое размещение контактных площадок объемных выводов кристалла

Описание общих параметров используемой библиотеки (технологические ограничения): Описание общих параметров используемой библиотеки (технологические ограничения): допустимые расстояния между контактными площадками, элементами в/в кристалла, расстояние до края кристалла; допустимые расстояния между контактными площадками, элементами в/в кристалла, расстояние до края кристалла; размер и форма контактных площадок; размер и форма контактных площадок; Описание шаблонов расстановки контактных площадок; Описание шаблонов расстановки контактных площадок; Описание библиотечных элементов, используемых в конкретной технологии – размеры, тип. Описание библиотечных элементов, используемых в конкретной технологии – размеры, тип. Технологический файл для поддержки библиотеки элементов

#Technology 90nm. Library technology file VERSION "libtec v.1" LIBRARY lib_90_tec TechnologyName"TEC_90NM" PadCellPitch0 MinPadCellDistance0 BumpPadPitch180 MinBumpPadDistance160 BumpPadShape-10:-10-10:1010:-10-10:-10 LayersBooFile"technology.boo" END FILLERS MSD_PCORNER_SSTLC, MSD_PFEED_1_SSTLC, MSD_PFEED_5_SSTLC, MSD_PFEED1_SSTLC, MSD_PFEED5_SSTLC, MSD_PFEED10_SSTLC ALIASLVDS_signalLVDSDRVR, LVDSRCVR ALIASLVDS_powerPVDDIO, PVSSIO, PVDDC, PVSSC ALIASSSTLMSD_PDDRIO_SSTLC, MSD_PVDDQ_SSTLC, MSD_PVSSQ_SSTLC, MSD_PVREF_SSTLC, MSD_PVAA_SSTLC #ALIASSSTL_UNUSEDMSD_PVDD_SSTLC, MSD_PVSS_SSTLC, MSD_PAIO_SSTLC, MSD_PDIFF_SSTLC ALIASBIOBD25LVST_2_A, BD25LV_16_A PADCELLSSIZE LVDS_signal LVDS_signal LVDS_power, BIO LVDS_power, BIO SSTL SSTL MSD_PFEED_1_SSTLC MSD_PFEED_1_SSTLC MSD_PFEED_5_SSTLC MSD_PFEED_5_SSTLC MSD_PFEED1_SSTLC MSD_PFEED1_SSTLC MSD_PFEED5_SSTLC MSD_PFEED5_SSTLC MSD_PFEED10_SSTLC MSD_PFEED10_SSTLC MSD_PCORNER_SSTLC MSD_PCORNER_SSTLCEND PATTERN pLDVS_2x245_80_80 PadCellsPitch0 LVDS_signal80:520 80:160 LVDS_signal0:340 0:700 END Пример технологического файла

Визуализация и редактирование

проверка DRC и ERC: проверка DRC и ERC: технологические ограничения; технологические ограничения; проверка правильности размещения элементов типа filler, corner, breaker, end-cap, согласно документации на используемую библиотеку элементов; проверка правильности размещения элементов типа filler, corner, breaker, end-cap, согласно документации на используемую библиотеку элементов; прореживание элементов в/в кристалла элементами питания и земли; прореживание элементов в/в кристалла элементами питания и земли; некоторые элементы в/в кристалла должны находиться рядом с конкретными функциональными элементами, согласно документации на используемую библиотеку элементов; некоторые элементы в/в кристалла должны находиться рядом с конкретными функциональными элементами, согласно документации на используемую библиотеку элементов; прочие правила и рекомендации. прочие правила и рекомендации. Проверка правил проектирования

Поддержка форматов входных / выходных данных Verilog – функциональное описание кристалла. Verilog – функциональное описание кристалла. GDS (Graphic Data System) – бинарный формат для представления топологии кристалла. Создается средствами САПР проектирования кристалла и содержит конечную выходную информацию о спроектированном кристалле. GDS (Graphic Data System) – бинарный формат для представления топологии кристалла. Создается средствами САПР проектирования кристалла и содержит конечную выходную информацию о спроектированном кристалле. TDF (Top Design Format) – текстовый формат, представляющий собой командный файл. Разработан фирмой Synopsis. Содержит информацию о расположении библиотечных элементов кристалла и их название. TDF (Top Design Format) – текстовый формат, представляющий собой командный файл. Разработан фирмой Synopsis. Содержит информацию о расположении библиотечных элементов кристалла и их название. DPF (Die Planer Format) – текстовый формат для передачи информации о кристалле в другие компоненты программного комплекса САПР FCP. DPF (Die Planer Format) – текстовый формат для передачи информации о кристалле в другие компоненты программного комплекса САПР FCP. TEC – технологический файл для САПР FCP, который содержит информацию о технологических ограничениях, элементах в/в кристалла, шаблонах размещения объемных выводов и т.д. TEC – технологический файл для САПР FCP, который содержит информацию о технологических ограничениях, элементах в/в кристалла, шаблонах размещения объемных выводов и т.д.

Заключение 1.Реализована программа, позволяющая размещать элементы в/в кристалла, автоматически расставлять контактные площадки объемных выводов. Программа работает на ПК с ОС Linux или Windows с установленной средой исполнения Java версии не ниже 1.4; 2.Реализован графический интерфейс для визуализации элементов в/в кристалла; 3.Реализована автоматическая проверка правил DRC; 4.Изучена технологическая информация, правила проектирования для библиотеки элементов Synopsys на 90 нм. Составлен формат технологического файла и написан технологический файл для поддержки этой библиотеки; 5.Реализована совместимость форматов данных для интеграции программы в другие САПР; Реализованная программа используется при разработке корпусов микропроцессоров Elbrus в ОАО «ИНЭУМ».

Визуализация кристалла Elbrus-3M

Дальнейшее развитие программы 1.Полная автоматизация планирования периферии кристалла с учетом списка сигналов на печатной плате; 2.Добавление и поддержка новых правил DRC и ERC; 3.Улучшение графического интерфейса программы.

Спасибо за внимание